BỘ GIÁO DỤC VÀ ĐÀO TẠO
TRƯỜNG ĐẠI HỌC BÁCH KHOA HÀ NỘI

PHẠM THANH HUYỀN

NGHIÊN CỨU THIẾT KẾ BỘ ADC KIỂU THANH GHI
XẤP XỈ LIÊN TIẾP CÔNG SUẤT THẤP SỬ DỤNG
VẬT LIỆU ĐIỆN TỬ HỮU CƠ

LUẬN ÁN TIẾN SĨ KỸ THUẬT ĐIỆN TỬ

HÀ NỘI – 2017


BỘ GIÁO DỤC VÀ ĐÀO TẠO
TRƯỜNG ĐẠI HỌC BÁCH KHOA HÀ NỘI

PHẠM THANH HUYỀN

NGHIÊN CỨU THIẾT KẾ BỘ ADC KIỂU THANH GHI
XẤP XỈ LIÊN TIẾP CÔNG SUẤT THẤP SỬ DỤNG
VẬT LIỆU ĐIỆN TỬ HỮU CƠ
Chuyên ngành: Kỹ thuật điện tử
Mã số: 62520203

LUẬN ÁN TIẾN SĨ KỸ THUẬT ĐIỆN TỬ

NGƯỜI HƯỚNG DẪN KHOA HỌC:
1. TS. NGUYỄN VŨ THẮNG
2. TS. PHẠM NGUYỄN THANH LOAN

HÀ NỘI – 2017


LỜI CAM ĐOAN

Tôi xin cam đoan các kết quả trình bày trong luận án là công trình nghiên
cứu của tôi dưới sự hướng dẫn của cán bộ hướng dẫn. Các số liệu, kết quả
trình bày trong luận án là hoàn toàn trung thực và chưa được công bố trong
bất kỳ công trình nào trước đây.
Tôi xin cam đoan rằng mọi sự giúp đỡ cho việc thực hiện luận án đã được
cảm ơn. Các thông tin trích dẫn đều được chỉ rõ nguồn gốc và theo đúng quy
định.

Hà Nội, ngày 9 tháng 7 năm 2017
Tập thể hướng dẫn

TS. Nguyễn Vũ Thắng

TS. Phạm Nguyễn Thanh Loan

Tác giả

Phạm Thanh Huyền


LỜI CẢM ƠN

Tôi xin gửi lời cảm ơn sâu sắc tới tập thể hướng dẫn khoa học cho luận
án này là TS. Nguyễn Vũ Thắng và TS. Phạm Nguyễn Thanh Loan, Viện
Điện tử – Viễn Thông, Đại học Bách khoa Hà Nội. Những định hướng nghiên

cứu và sự hỗ trợ đắc lực của các thầy cô là điều kiện quan trọng để tôi hoàn
thành luận án này.
Tôi xin gửi tới các thành viên của nhóm nghiên cứu Vi mạch hữu cơ, đặc
biệt là TS. Đào Thanh Toản, Đại học Giao thông Vận tải; Viện Khoa học
và Công nghệ tiên tiến Nhật bản (JAIST); Quỹ Phát triển khoa học và công
nghệ Quốc gia (NAFOSTED) – đề tài số 103.99-2013.13 và Trường ĐH Giao
thông Vận tải – đề tài số T2016-ĐĐT-27 lòng biết ơn chân thành vì những
trao đổi chuyên môn, hỗ trợ thí nghiệm và tài trợ một phần kinh phí cho quá
trình nghiên cứu của tôi.
Tôi dành những tình cảm và sự trân trọng để gửi tới bạn bè và đồng
nghiệp trong Bộ môn Kỹ thuật điện tử, nơi tôi làm việc vì đã quan tâm, chia
sẻ và tạo nhiều điều kiện thuận lợi cho tôi.
Cuối cùng, tôi đặc biệt gửi lời cảm ơn tới tất cả các thành viên trong gia
đình, những người đã tin tưởng và dành cho tôi những điều kiện tốt nhất có
thể trong hơn 4 năm qua. Sự kiên nhẫn và lòng tin của những người thân yêu
là động lực để tôi vượt qua những giai đoạn khó khăn trong công việc của
mình.

PHẠM THANH HUYỀN


Mục lục

Mục lục . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
Danh mục viết tắt. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .

iii

Danh mục ký hiệu . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .


v

Danh sách hình vẽ . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .

ix

Danh sách bảng . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .

xiii

Giới thiệu luận án . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .

1

Chương 1. Tổng quan chung . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .

8

1.1. Khảo sát các nghiên cứu về ADC . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .

8

1.1.1. Giới thiệu chung về ADC . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .

8

1.1.2. Các thông số cơ bản của ADC . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .

13


1.1.3. Biểu đồ so sánh thông số của các loại ADC . . . . . . . . . . . . . . . . . . . .

15

1.2. Các hướng phát triển của lĩnh vực điện tử . . . . . . . . . . . . . . . . . . . . . . . . .

18

1.2.1. Giới thiệu chung . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .

18

1.2.2. Điện tử hữu cơ . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .

20

1.3. Các nghiên cứu thiết kế mạch tích hợp hữu cơ . . . . . . . . . . . . . . . . . . . . .

22

1.3.1. Các bước thiết kế mạch tích hợp . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .

22

1.3.2. Các nghiên cứu đã công bố về mô hình hóa OTFT . . . . . . . . . . . . .

24

1.3.3. Các nghiên cứu đã công bố về ADC hữu cơ . . . . . . . . . . . . . . . . . . . .


28

1.4. Đề xuất ứng dụng cho mạch SAR ADC hữu cơ . . . . . . . . . . . . . . . . . . . .

30

1.5. Kết luận chương . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .

33

Chương 2. Xây dựng mô hình cho transistor màng mỏng hữu cơ . . .
34
2.1. Giới thiệu OTFT . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .

34

2.1.1. Cấu trúc của OTFT . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .

34

2.1.2. Đặc tính điện của OTFT . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .

36

i


ii

2.2. Đề xuất cách thức mô hình hóa OTFT . . . . . . . . . . . . . . . . . . . . . . . . . . . .


38

2.2.1. Phân tích mối quan hệ giữa các thông số trong mô hình tương đương
của OTFT . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .

38

2.2.2. Xét ảnh hưởng của các thông số lên đặc tuyến của OTFT . . . . . .

39

2.2.3. Cách thức mô hình hóa cho OTFT. . . . . . . . . . . . . . . . . . . . . . . . . . . . .

42

2.3. Mô hình hóa cho p-OTFT pentacene và n-OTFT fullerene trên đế SOI .
43
2.3.1. Chế tạo OTFT trên đế SOI . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .

43

2.3.2. Kết quả mô hình hóa . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .

45

2.4. Thiết kế và mô phỏng một số vi mạch hữu cơ kiểu bù . . . . . . . . . . . . . .

49


2.5. Kết luận chương . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .

52

Chương 3. Nghiên cứu thiết kế mạch SAR ADC hữu cơ . . . . . . .

53

3.1. Giới thiệu chung . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .

53

3.1.1. Mục tiêu thiết kế . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .

53

3.1.2. Sơ đồ khối . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .

54

3.2. Thiết kế và mô phỏng các khối chính . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .

59

3.2.1. Khối boostrap . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .

59

3.2.2. Khối mạch so sánh . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .


61

3.2.3. Mạch D flip-flop . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .

65

3.2.4. Khối SAR logic . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .

67

3.2.5. Khối DAC . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .

68

3.2.6. Khối thanh ghi đầu ra . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .

70

3.3. Kết quả mô phỏng mạch SAR ADC và thảo luận . . . . . . . . . . . . . . . . . .

70

3.4. Đánh giá ảnh hưởng của tham số đầu vào đối với mạch . . . . . . . . . . . .

72

3.4.1. Đặt vấn đề . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .

72


3.4.2. Ảnh hưởng của nguồn điện áp cung cấp . . . . . . . . . . . . . . . . . . . . . . . .

73

3.4.3. Ảnh hưởng của tần số lấy mẫu . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .

74

3.4.4. Ảnh hưởng của tần số tín hiệu vào . . . . . . . . . . . . . . . . . . . . . . . . . . . . .

76

3.5. Kết luận chương . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .

78

Chương 4. Đề xuất giải pháp giảm thiểu công suất cho SAR ADC
hữu cơ . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .

79

4.1. Các giải pháp giảm công suất cho mạch SAR ADC . . . . . . . . . . . . . . . .

79


iii

4.2. Đề xuất cấu trúc cho mạch D-FF . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .


81

4.2.1. Sơ đồ mạch của một số loại DEDFF . . . . . . . . . . . . . . . . . . . . . . . . . . .

82

4.2.2. So sánh kết quả mô phỏng các DEDFF . . . . . . . . . . . . . . . . . . . . . . . .

84

4.2.3. Kết quả mô phỏng SAR ADC sử dụng H-DEDFF . . . . . . . . . . . . . .

88

4.3. Đề xuất sử dụng OTFT điện áp làm việc thấp . . . . . . . . . . . . . . . . . . . . .

89

4.3.1. Chế tạo p-OTFT với lớp điện môi cực cửa PVC trên đế dẻo . . . .

90

4.3.2. Kết quả mô hình hóa . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .

91

4.4. Kết luận chương . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .

93


Kết luận luận án . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .

94

Tài liệu tham khảo . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .

98

Phụ lục 1: Thiết lập hệ đo đặc tính điện của OTFT . . . . . . . . . . .

111

Phụ lục 2: Thư viện khai báo cho p- và n-OTFT sử dụng vật liệu điện
tử hữu cơ pentacene và fullerene trên đế SOI . . . . . . . . . . . . . . . . .

116

Phụ lục 3: Thư viện khai báo cho p-OTFT với bán dẫn hữu cơ pentacene và điện môi cực cửa PVC trên đế dẻo. . . . . . . . . . . . . . . . . . . . . . . .
119


Danh mục viết tắt

Viết tắt
ADC hay
A/D
C-DAC
CMOS
DAC hay
D/A

D-FF

Nghĩa tiếng Anh

Nghĩa tiếng Việt

Analog-to-Digital Converter
Capacitive DAC

Bộ chuyển đổi tương tự sang
số
DAC kiểu điện dung

Complementary Metal Oxide
Semiconductor
Digital-to-Analog Converter

Công nghệ CMOS
Bộ chuyển đổi số sang tương
tự

Delay flip-flop

Flip-flop loại trễ

Double-edge triggered D

D-FF điều khiển bằng hai

flip-flop


sườn xung nhịp

ECG

Electrocardiogram

Tín hiệu điện tim

EEG

Electroencephalogram

Tín hiệu điện não

EMG

Electromyogram

Tín hiệu điện cơ

EOG

Electrooculogram

Tín hiệu điện mắt

FFT

Fast-Fourier-Transform


Phép biến đổi Fourier nhanh

DEDFF

FPGA

Field-programmable Gate
Array

Mảng logic lập trình được

H-DEDFF

Hybrid DEDFF

DEDFF dạng lai

IC

Integrated Circuit

Mạch tích hợp

IEEE

Institute of Electrical and
Electronics Engineers

Hiệp hội kỹ sư điện và điện tử


LSB

Least Significant Bit

Bit có trọng số nhỏ nhất

MSB

Most Significant Bit

Bit có trọng số lớn nhất

MOS

Metal Oxide Semiconductor

iv

Công nghệ chế tạo transistor
kiểu kim loại-oxit-bán dẫn


v

Viết tắt

Nghĩa tiếng Anh

Nghĩa tiếng Việt


MUX

Multiplexer

Bộ ghép kênh

n-OTFT

N-channel or N-type OTFT

OTFT kênh N hay loại N

Organic Field-Effect

Transistor hiệu ứng trường

Transistor

hữu cơ

OLED

Organic Light Emitting Diode

Diode phát quang hữu cơ

OPDK

Organic Process Design Kit


Công cụ thiết kế mạch hữu cơ

OPV

Organic PhotoVoltaics

Pin mặt trời hữu cơ

OSC

Organic Semiconductor

Chất bán dẫn hữu cơ

OTFT

Organic Thin-Film Transistor

Transistor màng mỏng hữu cơ

p-OTFT

P-channel or P-type OTFT

OTFT kênh P hay loại P

PVC

Poly(Vinyl Cinnamate)


Polyme PVC

Radio Frequency

Nhận dạng bằng sóng vô

Identification

tuyến

rms

root mean square

giá trị trung bình bình phương

rss

root sum square

giá trị tổng bình phương

Successive Approximation

ADC thanh ghi xấp xỉ liên

Register ADC

tiếp


SAR Time Interleaved

SAR ghép thời gian

Single-edge triggered D

D-FF điều khiển bằng một

flip-flop

sườn xung nhịp

SOI

Silicon On Insulator

Wafer loại Si trên đế cách điện

TG

Transmission Gate

Cổng truyền dẫn tín hiệu

VLSI

Very Large Scale Integration

Mạch tích hợp cỡ rất lớn


OFET

RFID

SAR ADC
SAR TI
SEDFF


Danh mục ký hiệu

Ký hiệu
α

Nghĩa tiếng Anh

Nghĩa tiếng Việt

Saturation modulation

Tham số điều chế bão hòa

parameter

clk

Clock pluse

δ


Transition width parameter

def 0

Dark Fermi level position

EM U

Xung nhịp đồng hồ
Tham số độ rộng vùng chuyển
tiếp
Vị trí mức fecmi tối

Field effect mobility activation Năng lượng kích thích độ linh
energy

động hiệu ứng trường

Effective Number Of Bit

Số bit hiệu dụng

Relative dielectric constant of

Hằng số điện môi tương đối

the substrate

của chất nền


Relative dielectric constant of

Hằng số điện môi của chất

the gate insulator

cách điện cực cửa

fc

Cut-off frequency

Tần số cắt

fin

Input frequency

Tần số tín hiệu đầu vào

fS

Sampling frequency

Tần số lấy mẫu

F oM

Figure of Merit


γ

Power law mobility parameter

EN OB
EP S
EP Si

Hệ số năng lượng cho một
bước chuyển đổi
Tham số độ linh động luật lũy
thừa

Minimum density of deep

Mật độ nhỏ nhất của trạng

states

thái trong

Ids

Drain-Source current

Dòng điện cực máng-nguồn

Ilk


Leakage current

Dòng điện rò

GM IN

vi


vii

Ký hiệu

Nghĩa tiếng Anh

Nghĩa tiếng Việt

Zero-bias leakage current

Tham số dòng điện rò khi

parameter

không phân cực

kB

Bozman constant

Hằng số Bozman


L

Length of channel

Chiều dài kênh dẫn

Channel length modulation

Tham số điều chế chiều dài

parameter

kênh dẫn

µ

Mobility of charge

Độ linh động của hạt dẫn điện

m

Knee shape parameter

Tham số điểm uốn

Nc

–


Nồng độ phân tử

P

Power consumption

Công suất tiêu thụ

q

Charge of a electron

Điện tích của một electron

SF DR

Spurious Free Dynamic Range

IOL

λ

SiN aD
tf
tox

Dải động không nhiễu (không
lỗi)


Signal to Noise and Distortion

Tỉ số tín hiệu trên nhiễu và

ratio

suy hao

Falling time

Thời gian giảm sườn xung

Thickness of gate dielectric
layer

Độ dày lớp điện môi cực cửa

tQ

Clock-to-Q delay

Trễ đầu ra so với xung nhịp

tr

Rising time

Thời gian tăng sườn xung

T EM P


Temperature

Nhiệt độ làm việc

T N OM
V0

Vaa

Parameter measurement
temperature

Nhiệt độ danh định

Characteristic voltage for deep Tham số điện áp ảnh hưởng
states
Characteristic voltage for field
effect mobility

Vds

Drain-Source voltage

VF B

Flat band voltage

tới trạng thái trong
Tham số điện áp ảnh hưởng

tới độ linh động hiệu ứng
trường
Điện áp giữa cực máng và cực
nguồn
Điện áp bù phẳng


viii

Ký hiệu

Nghĩa tiếng Anh

Vgs

Gate-Source voltage

Vth

Threshold voltage

Điện áp ngưỡng

vdd

Supply voltage

Điện áp nguồn cung cấp

Hole leakage current drain


Tham số điện áp cực máng do

voltage parameter

dòng rò lỗ trống

Hole leakage current gate

Tham số điện áp cực gốc do

voltage parameter

dòng rò lỗ trống

V M IN

Convergence parameter

Tham số hội tụ

V TO

Zero-bias threshold voltage

Điện áp ngưỡng 0

T HD

Total Harmonic Distortion


Suy hao do tổng các hài

W

Width of channel

Độ rộng kênh dẫn

V DSL
V GSL

Nghĩa tiếng Việt
Điện áp giữa cực gốc và cực
nguồn


Danh sách hình vẽ
1

Thống kê các bài báo về 4 loại ADC điển hình theo thời gian,
nguồn [40]. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 4

1.1

Qúa trình số hóa tín hiệu tương tự. . . . . . . . . . . . . . . . . . . . . 9

1.2

Cấu trúc điển hình của một bộ flash ADC [8]. . . . . . . . . . . . . . 10


1.3

Cấu trúc điển hình của một mạch sigma-delta ADC bậc 1 [113]. . . . 11

1.4

Cấu trúc cơ bản của SAR ADC [8, 113]. . . . . . . . . . . . . . . . . . 12

1.5

Sơ đồ khối của pipelined ADC [47]. . . . . . . . . . . . . . . . . . . . . 13

1.6

Mối quan hệ giữa công suất tiêu thụ P (W ) và EN OB (bit) của
các loại ADC. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 16

1.7

Mối quan hệ giữa công suất tiêu thụ P (W ) và tần số lấy mẫu
fS (Hz) của các loại ADC. . . . . . . . . . . . . . . . . . . . . . . . . . 16

1.8

Mối quan hệ giữa EN OB (bit) và F oM (f J/conv) của các loại ADC. . 17

1.9

Một số ứng dụng của điện tử hữu cơ [116]. . . . . . . . . . . . . . . . 21


1.10 Các bước tạo ra mạch tích hợp theo từng giai đoạn: (a) Giai đoạn
1, (b) Giai đoạn 2 và (c) Giai đoạn 3. . . . . . . . . . . . . . . . . . . 23
1.11 So sánh kết quả mô phỏng (nét liền) và giá trị đo (ký hiệu) trong
các nghiên cứu của (a) Torricelli [108] và (b) Chen [122]. . . . . . . . 26
1.12 So sánh kết quả mô phỏng (nét liền) và giá trị đo (vòng tròn)
trên đặc tuyến truyền đạt và đặc tuyến ra trong mô hình của Li
[61]. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 27
1.13 So sánh kết quả mô phỏng (nét liền) và giá trị đo (tam giác) trên
đặc tuyến truyền đạt và đặc tuyến ra trong mô hình của Kumar
[54]. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 27
1.14 So sánh kết quả mô phỏng (nét liền) và giá trị đo (ký hiệu) trên
đặc tuyến truyền đạt (trên) và đặc tuyến ra (dưới) trong mô hình
của Torricelli [107] cho loại p-OTFT (trái) và n-OTFT (phải). . . . . 28
1.15 Tần số và biên độ của các tín hiệu điện sinh điển hình [81, 89]. . . . . 30
ix


x

1.16 So sánh các loại ADC theo: (a) fS và ENOB và (b) theo P và FoM.

31

1.17 Các nội dung chính thực hiện trong luận án. . . . . . . . . . . . . . . 32
2.1

Cấu trúc và các kích thước hình học cơ bản của OTFT . . . . . . . . 35

2.2


Một số cấu trúc điển hình của OTFT: a) BGTC, b) BGBC,
c) TGTC và d) TGBC. . . . . . . . . . . . . . . . . . . . . . . . . . . . 35

2.3

(a) Điện áp đặt lên các cực của p-OTFT và dòng tương ứng. Một
ví dụ về (b) Đặc tuyến truyền đạt và (c) Họ đặc tuyến đầu ra của
một p-OTFT. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 36

2.4

Ảnh hưởng các thông số γ , α và m lên đặc tuyến truyền đạt (trái)
và đặc tuyến đầu ra (phải). . . . . . . . . . . . . . . . . . . . . . . . . 40

2.5

Ảnh hưởng các thông số VF B và δ . . . . . . . . . . . . . . . . . . . . . 41

2.6

Ảnh hưởng các thông số IOL, VDSL,VGSL, SIGMA0. . . . . . . . . . 41

2.7

Các bước mô hình hóa OTFT. . . . . . . . . . . . . . . . . . . . . . . . 42

2.8

Cấu trúc của OTFT, ký hiệu trong OPDK và wafer chế tạo các

OTFT. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 44

2.9

Kết quả thực nghiệm (ô vuông) và mô phỏng (nét liền). (a) Đặc
tuyến truyền đạt, (b) Đặc tuyến đầu ra của loại p-OTFT với bán
dẫn hữu cơ pentacene. . . . . . . . . . . . . . . . . . . . . . . . . . . . 45

2.10 Kết quả thực nghiệm (ô vuông) và mô phỏng (nét liền). (a) Đặc
tuyến truyền đạt, (b) Đặc tuyến đầu ra của loại n-OTFT với bán
dẫn hữu cơ fullerene. . . . . . . . . . . . . . . . . . . . . . . . . . . . . 45
2.11 Đặc tuyến truyền đạt (trái) và đặc tuyến đầu ra (phải) theo các
nghiên cứu (từ trên xuống dưới) của Marinov và các cộng sự
[20, 48, 67], Li và các cộng sự [48, 61] và nghiên cứu này có bổ
sung thêm sai số tại các điểm đo thực nghiệm. . . . . . . . . . . . . . 46
2.12 Đặc tuyến truyền đạt (trái) và đặc tuyến đầu ra (phải) theo
nghiên cứu của Torricelli và các cộng sự [107] (trên) và nghiên
cứu này có bổ sung thêm sai số tại các điểm đo thực nghiệm
(dưới). . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 47
2.13 (a) Đặc tuyến tần số và tần số cắt của hai loại OTFT và (b) Mối
quan hệ giữa tần số cắt fc (Hz) và độ dài kênh dẫn L (µm). . . . . . . 49
2.14 (a) Sơ đồ mạch và (b) Dạng sóng của tín hiệu vào/ra của mạch TG. 49


xi

2.15 (a) Sơ đồ mạch, (b) Đặc tuyến VTC và bảng chân lý, (c) Dạng
sóng của tín hiệu vào/ra của mạch INV. . . . . . . . . . . . . . . . . . 50
2.16 (a) Sơ đồ mạch và bảng chân lý, (b) Dạng sóng của tín hiệu vào/ra
của mạch NOR. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 51

2.17 (a) Sơ đồ mạch và bảng chân lý, (b) Dạng sóng của tín hiệu vào/ra
của mạch NAND. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 51
3.1

Lưu đồ thuật toán của SAR ADC N bit một đầu vào [47]. . . . . . . . 54

3.2

Ví dụ quá trình xác định đầu ra của SAR ADC 3 bit. . . . . . . . . . 55

3.3

Sơ đồ khối của SAR ADC vi sai [37]. . . . . . . . . . . . . . . . . . . . 56

3.4

Lưu đồ thuật toán của SAR ADC vi sai kiểu chuyển mạch tụ đơn
điệu [63]. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 57

3.5

Cách xác định giá trị bit đầu ra theo (a) Thuật toán cơ bản và
(b) Thuật toán chuyển mạch tụ đơn điệu [63]. . . . . . . . . . . . . . . 58

3.6

Sơ đồ mạch của khối bootstrap. . . . . . . . . . . . . . . . . . . . . . . 60

3.7


Dạng sóng đầu vào, xung clk và đầu ra của mạch bootstrap theo
thời gian: cả chu kỳ 100 ms (trên) và khoảng thời gian 1, 25 ms (dưới). 61

3.8

Sơ đồ mạch của khối so sánh kiểu động-lật. . . . . . . . . . . . . . . . 62

3.9

Dạng sóng từ trên xuống của: tín hiệu đầu vào vin và vip, xung
nhịp đồng hồ clk, dạng sóng đầu ra outn và outp và tổng công
suất P của cả mạch so sánh. . . . . . . . . . . . . . . . . . . . . . . . . 63

3.10 (a) Các đầu vào của mạch: vip dạng tam giác, điện áp đỉnh-đỉnh
là 100 mV , vin bằng 0 và xung nhịp tần số 2 kHz , biên độ 5 V và
(b) Dạng sóng đầu ra outp và outn. . . . . . . . . . . . . . . . . . . . . 64
3.11 Kết quả kiểm tra điều kiện overdrive. vin được đặt bằng 500 mV,
vip được đặt là dãy xung vuông có biên độ 510 mV. . . . . . . . . . . 65
3.12 Sơ đồ mạch D-FF dạng chủ-tớ. . . . . . . . . . . . . . . . . . . . . . . 66
3.13 Dạng sóng vào/ra và công suất tiêu thụ của mạch D-FF. . . . . . . . 67
3.14 Sơ đồ mạch của khối điều khiển SAR logic. . . . . . . . . . . . . . . . 67
3.15 Dạng sóng của các xung vào/ra khối SAR logic. . . . . . . . . . . . . 68
3.16 Sơ đồ mạch của khối DAC. . . . . . . . . . . . . . . . . . . . . . . . . . 69
3.17 Sơ đồ mạch của khối thanh ghi đầu ra. . . . . . . . . . . . . . . . . . . 70
3.18 Sơ đồ mạch SAR ADC hữu cơ 6 bit. . . . . . . . . . . . . . . . . . . . . 71


xii

3.19 Phổ tín hiệu tương tự tái tạo lại từ dãy bit đầu ra của mạch SAR

ADC. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 71
3.20 Phổ tần số của tín hiệu tương tự tái tạo lại tại các tần số lấy mẫu
khác nhau. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 74
3.21 Mối quan hệ giữa (a) ENOB -fS -P , (b) SFDR-fS -P , (c) THD-fS
và (d) FoM -fS . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 75
3.22 Mối quan hệ giữa (a) ENOB -fin -P , (b) SFDR-fin -P , (c) THD-fin
và (d) FoM -fin . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 76
4.1

Cấu trúc cơ bản của: a) SEDFF và b) DEDFF.

. . . . . . . . . . . . 82

4.2

Cấu trúc (1): DEDFF cơ bản với TG và cổng logic. . . . . . . . . . . 82

4.3

Cấu trúc (2) với các khóa điện tử toàn loại n-OTFT. . . . . . . . . . 83

4.4

Cấu trúc (3) với các khóa điện tử toàn loại p-OTFT. . . . . . . . . . 83

4.5

Cấu trúc (4) với các khóa điện tử loại n-OTFT và MUX dạng TG. . 84

4.6


Cấu trúc (5) với các khóa điện tử loại p-OTFT và MUX dạng TG. . 84

4.7

Dạng sóng của các đầu ra Q trong các cấu trúc từ (1) đến (5).

4.8

Sườn lên của Q trong các cấu trúc từ (1) đến (5) và xung nhịp clk. . 85

4.9

Sườn xuống của Q trong các cấu trúc từ (1) đến (5) và xung nhịp

. . . 85

clk. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 86
4.10 So sánh các thông số cơ bản giữa các cấu trúc từ (1) đến (5). . . . . 87
4.11 Dạng sóng vào/ra và công suất tiêu thụ của mạch H-DEDFF. . . . . 88
4.12 So sánh các nghiên cứu theo các thông số: (a) Tần số lấy mẫu fS ,
(b) Số bit hiệu dụng ENOB, (c) Công suất tiêu thụ P (W) và (d)
Hệ số năng lượng cho một bước chuyển đổi FoM. . . . . . . . . . . . . 89
4.13 Mô tả quá trình sản xuất OTFT kênh P với chất điện môi cực
cửa PVC. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 90
4.14 Đánh giá sai số cho mô hình được tạo ra bằng cách thêm các
khoảng sai số trên dữ liệu thực nghiệm của đường đặc tuyến
truyền đạt (a) và đặc tuyến đầu ra (b). . . . . . . . . . . . . . . . . . 92



Danh sách bảng

1.1

So sánh thông số của các loại ADC cơ bản. . . . . . . . . . . . . . . . 18

1.2

Thống kê một số nghiên cứu về mô hình hóa OTFT. . . . . . . . . . . 25

1.3

Thống kê các nghiên cứu về ADC hữu cơ. . . . . . . . . . . . . . . . . 29

2.1

Các thông số cơ bản của OTFT . . . . . . . . . . . . . . . . . . . . . . 48

3.1

Các thông số đầu vào của mạch SAR ADC . . . . . . . . . . . . . . . 59

3.2

So sánh thông số của SAR ADC với các nghiên cứu khác. . . . . . . . 72

3.3

Kết quả mô phỏng tại các giá trị nguồn điện áp cung cấp khác nhau. 73


3.4

Giá trị các thông số đầu vào được khuyến nghị cho mạch và thông
số đầu ra tương ứng. . . . . . . . . . . . . . . . . . . . . . . . . . . . . 77

3.5

Thống kê công suất tiêu thụ của các khối chính trong SAR ADC. . . 78

4.1

Các thông số cơ bản của p-OTFT dùng PVC . . . . . . . . . . . . . . 92

xiii


Giới thiệu luận án
1. Tính cấp thiết của luận án
Trong các hệ thống điện tử và hệ thống viễn thông, các tín hiệu có ý nghĩa thực
tế là tín hiệu tương tự nhưng quá trình xử lý tín hiệu chủ yếu lại được thực
hiện trong mạch số. Vì vậy, nhu cầu chuyển đổi qua lại giữa hai loại tín hiệu
này là tất yếu và rất lớn. Với vai trò là thành phần cơ bản trong hệ thống, bộ
chuyển đổi tín hiệu tương tự sang số (Analog to Digital Converter – ADC ) đã
được nghiên cứu nhiều từ những năm 50 của thế kỷ trước [8, 84, 113, 115] và
được sử dụng trong hầu hết các sản phẩm điện tử.
Thêm vào đó, sự hình thành và phát triển của cuộc cách mạng công nghiệp
4.0 với các thành phần chính là hệ thống điều khiển-vật lý (Cyber-physical systems – CPS ), mạng kết nối vạn vật (Internet of Things – IoT ) và điện toán
đám mây chính là kết quả của sự phát triển các thiết bị thông minh có khả
năng kết nối không dây và tiêu thụ công suất thấp. Điều này dẫn đến yêu cầu
bắt buộc cho các mạch ADC công suất thấp để giúp tiết kiệm năng lượng, giảm

nhiệt tiêu tán, từ đó cho phép sử dụng các kỹ thuật đóng gói nhỏ gọn hơn và rẻ
tiền hơn. Ngoài ra, ADC công suất thấp tiêu thụ năng lượng ít nên sẽ kéo dài
thời gian sử dụng pin cho các thiết bị điện tử.
Các kỹ thuật áp dụng cho ADC công suất thấp được cải tiến liên tục, chủ
yếu vì các lý do: Thứ nhất, sự phát triển của các thiết bị bán dẫn và các công
nghệ sản xuất mạch tích hợp (Integrated Circuit – IC ) mới sẽ cho phép thiết kế
và chế tạo các mạch có cấu trúc mới, tối ưu hơn các mạch cũ. Thứ hai, luôn có
yêu cầu không bao giờ ngừng với việc giảm công suất tiêu thụ của các mạch,
việc này dẫn tới nhu cầu phát triển các mạch sử dụng năng lượng hiệu quả hơn.
Do vậy, thiết kế mạch ADC công suất thấp là vấn đề nghiên cứu luôn thu hút
được nhiều sự quan tâm của các nhà khoa học. Trong các cấu trúc ADC, mạch
ADC kiểu thanh ghi xấp xỉ liên tiếp (Successive Approximation Register Analog
to Digital Converter – SAR ADC ) được sử dụng rộng rãi [8, 40, 84, 113].
1


2

Bên cạnh đó, trong thời gian gần đây các nghiên cứu và sản phẩm của điện
tử hữu cơ phát triển rất mạnh mẽ do có những tính chất đặc biệt như mỏng,
nhẹ, dễ dàng uốn cong, sản xuất không cần nhiệt độ cao, có thể chế tạo bằng
cách in mạch và thân thiện với môi trường [12, 21, 65, 88, 109]. Thế hệ mạch
điện tử hoàn toàn mới này mở ra khả năng chế tạo những sản phẩm có thể dán
lên mọi loại bề mặt hay có thể cấy ghép vào cơ thể của con người [30, 92, 103].
Tuy điện tử hữu cơ đang chứng tỏ thế mạnh của mình ở những ứng dụng mà
điện tử silicon truyền thống không thực hiện được nhưng vẫn còn tồn tại nhiều
hạn chế như thiếu mô hình đặc trưng, mật độ tích hợp thấp, độ ổn định kém,
tần số hoạt động thấp và chưa tiết kiệm năng lượng [48, 118, 125]. Vì vậy, lĩnh
vực này cần rất nhiều sự đầu tư nghiên cứu.
Xét ở khía cạnh chiến lược phát triển, Chính phủ Việt Nam đã đưa lĩnh vực

thiết kế IC và vật liệu mới vào danh sách các lĩnh vực mũi nhọn ưu tiên phát
triển cho đến năm 2020 [1]. Vì vậy, có thể nói việc phát triển nghiên cứu IC nói
chung và SAR ADC hữu cơ nói riêng là rất cần thiết.

2. Mục tiêu của luận án:
Mục tiêu của luận án là nghiên cứu thiết kế vi mạch SAR ADC hữu cơ công
suất thấp từ transistor màng mỏng hữu cơ đã được mô hình hóa dựa trên dữ
liệu đo đặc tính điện sau khi chế tạo thực tế.

3. Nhiệm vụ của luận án
Xu hướng phát triển của điện tử hữu cơ đã rất rõ ràng, thể hiện ở số lượng
nghiên cứu và sản phẩm mạch hữu cơ xuất hiện trên thực tế [77, 92, 97, 124].
Tuy nhiên, ở góc độ thiết kế mạch thì việc thiếu các mô hình của linh kiện cơ
bản sẽ làm cho các nhà thiết kế gặp khó khăn rất lớn. Do vậy, nhiệm vụ của
luận án là xác định mô hình phù hợp và xác định bộ thông số cho transistor
màng mỏng hữu cơ (Organic Thin-Film Transistor – OTFT ) kênh P và kênh N
dựa trên kết quả đo thực nghiệm. Các mô hình OTFT này được đưa vào thư
viện của công cụ thiết kế chuyên dụng. Tính đúng đắn của mô hình được chứng
minh bằng cách mô phỏng một số mạch logic và mạch tương tự.
Sau khi có mô hình của linh kiện cơ bản, luận án nghiên cứu thiết kế và mô
phỏng mạch SAR ADC công suất thấp có thể ứng dụng trong điện tử y sinh.
Cuối cùng, luận án đề xuất các giải pháp để giảm thiểu công suất cho mạch


3

SAR ADC hữu cơ vừa thiết kế trong khi vẫn đảm bảo hiệu năng của mạch.

4. Phương pháp nghiên cứu
Luận án kết hợp nhiều phương pháp để thực hiện mục đích nghiên cứu. Cụ thể

là:
+ Tìm hiểu và phân tích đặc tính điện của transistor màng mỏng hữu cơ để
lựa chọn mô hình phù hợp nhất với mục tiêu sử dụng mô hình cho thiết kế và
mô phỏng.
+ Kết hợp với công cụ tìm hàm toán học và công cụ thiết kế mô phỏng mạch
chuyên dụng để việc xây dựng mô hình được chính xác và nhanh hơn.
+ Khảo sát chi tiết các nghiên cứu trước để lựa chọn cấu trúc tối ưu phù
hợp cho mạch SAR ADC hữu cơ cần thiết kế.
+ Đánh giá các thông số của mạch sau khi thiết kế để tìm cách cải tiến và
đề xuất cấu trúc tiết kiệm năng lượng nhất nhưng vẫn đảm bảo hiệu năng.

5. Tình hình nghiên cứu trong và ngoài nước
Hình 1 biểu diễn kết quả thống kê số lượng các bài báo về 4 loại ADC điển hình
từ nguồn [40], bao gồm flash ADC, sigma-delta ADC, pipelined ADC và SAR
ADC, chi tiết về mỗi loại ADC này được trình bày trong Chương 1. Các biểu đồ
trong hình 1 cho thấy tính đến hết năm 2016 số lượng nghiên cứu về SAR ADC
tăng với tốc độ rất nhanh và vượt trội so với các nghiên cứu về ADC khác. Điều
này thể hiện mức độ hấp dẫn của SAR ADC đối với các nhà nghiên cứu.
Đối với nghiên cứu về mạch điện tử hữu cơ, hầu hết các phòng thí nghiệm
mạnh trên thế giới đều trực tiếp sản xuất để thử nghiệm các mạch vì không có
công cụ để thiết kế hay mô phỏng mạch hữu cơ như đối với mạch vô cơ. Có rất
nhiều các công cụ cho phép thiết kế vi mạch bán dẫn vô cơ phục vụ học thuật
và phục vụ sản xuất trong công nghiệp như Cadence, Hspice, Silvaco ... nhưng
phần này tới nay mới chỉ có bộ OPDK (Organic Process Design Kit) [126] do
Đại học Minnesota, Hoa Kỳ phát triển cho thiết kế vi mạch hữu cơ. Tuy nhiên,
trong thư viện của OPDK hiện nay mới chỉ có một loại p-OTFT với vật liệu hữu
cơ P3 HT và một loại transistor hiệu ứng trường (kiểu unipolar) với kênh dẫn là
CNT (Carbon nanotube). Lý do của sự hạn chế số lượng này là sự phát triển
của điện tử hữu cơ còn khá mới mẻ, hơn nữa vật liệu hữu cơ rất phong phú và
tính tùy biến cao [16, 22, 65, 114] nên việc xác định được mô hình thống nhất



4

21
sigmadelta

1
SAR

Trước 2000

Trước năm
2000

94
sigmadelta

51
flash

17
pipelined

81
SAR

2000 - 2010

2000-2010


116
flash

226
pipelined
62
sigmadelta

151
pipelined

2011-2016

2011 - 2016

505
SAR

119
flash

Hình 1: Thống kê các bài báo về 4 loại ADC điển hình theo thời gian, nguồn [40].

đặc trưng là điều rất khó. Vì vậy cần thiết phải có các nghiên cứu chuyên sâu
trong thời gian dài về mô hình hóa để bổ sung vào thư viện thiết kế.
Xét ở góc độ thiết kế mạch, các nghiên cứu đã công bố cho thấy vi mạch
hữu cơ còn nhiều hạn chế về hiệu năng [41, 71, 77], độ phức tạp [3, 28, 70] và
công suất tiêu thụ [2, 66]. Do đó, hướng nghiên cứu thiết kế các vi mạch hữu cơ
chắc chắn cần nhận được nhiều sự quan tâm của giới học thuật.

Mặc dù có tầm quan trọng rất lớn vì được coi là ngành công nghiệp lõi nhưng
nghiên cứu về IC nói chung và ADC nói riêng tại Việt nam còn ở mức độ rất
khiêm tốn, các nghiên cứu trong nước công bố về ADC còn rất ít [5, 58, 74].
Các cơ sở đào tạo chuyên sâu về vi mạch ở tại TP. Hồ Chí Minh gồm Trung tâm
Nghiên cứu và Đào tạo Thiết kế Vi mạch (ICDREC) và Phòng thí nghiệm xử
lý tín hiệu số và hệ thống nhúng, Khoa Điện tử Viễn thông, Trường ĐH Khoa
học Tự nhiên, ĐHQG, Tp. HCM. Tại Hà Nội có phòng thí nghiệm Vi mạch và
Hệ thống (BKIC), Trường ĐH Bách khoa Hà Nội; phòng thí nghiệm trọng điểm
Hệ thống tích hợp thông minh, Trường ĐH Công nghệ, ĐH Quốc gia Hà Nội;
phòng thí nghiệm vi mạch chuyên dụng, Học viện Kỹ thuật quân sự và phòng
nghiên cứu Vi mạch hữu cơ, ĐH Giao thông Vận tải. Cùng lúc đó khối doanh
nghiệp cũng đang có những bước phát triển mạnh mẽ cả về chiều rộng và chiều
sâu với các đơn vị điển hình như công ty FSoft, tập đoàn FPT; Renesas Việt
Nam; Microchip technology Vietnam hay Marvell Việt Nam ...
Điều này có nghĩa là hướng nghiên cứu về xây dựng mô hình cho linh kiện


5

và thiết kế vi mạch hữu cơ là hướng nghiên cứu mới, cần thiết và có nhiều cơ
hội phát triển.

6. Đóng góp của luận án
Kết quả nghiên cứu và đóng góp của luận án được thể hiện ở các điểm sau:
1. Xây dựng thành công mô hình cho một số loại OTFT, bao gồm p-OTFT
và n-OTFT với vật liệu hữu cơ là pentacene và fullerene trên đế SOI (Silicon on Insulator ) và p-OTFT với lớp điện môi cực cửa PVC (Poly(Vinyl
Cinnamate)) trên đế dẻo. Việc mô hình hóa cho p-OTFT được thực hiện
trong nhiều nghiên cứu [43, 49, 60, 67] nhưng việc xây dựng mô hình cho
loại n-OTFT thì mới có ít nghiên cứu đề cập [107]. Do đó, kết quả mà luận
án đạt được rất có ý nghĩa vì nhờ thế việc thiết kế mạch kiểu bù cho cả hai

loại transistor p- và n-OTFT mới được thực hiện.
Với linh kiện vừa được mô hình hóa, tác giả luận án đã thiết kế và mô
phỏng thành công nhiều mạch tích hợp hữu cơ kiểu bù như: các cổng logic,
D flip-flop và mạch so sánh. Kết quả mô phỏng cho thấy các mạch hoạt
động đúng như lý thuyết.
Kết quả được công bố trong các công trình: [C1], [C2] và [J4].
2. Thiết kế và mô phỏng thành công mạch SAR ADC hữu cơ kiểu bù công
suất thấp. Các cấu trúc điển hình của mạch ADC được phân tích và so sánh
chi tiết để xác định loại phù hợp với vi mạch hữu cơ. Mạch sau khi thiết kế
được khảo sát kỹ lưỡng để xác định dải giá trị đầu vào và giá trị tối ưu về
công suất thấp mà vẫn đảm bảo hiệu năng. Bằng việc khảo sát chi tiết các
cấu trúc ADC để lựa chọn loại phù hợp với linh kiện hữu cơ và có thể ứng
dụng trong cảm biến y sinh, các thông số mà mạch SAR ADC được thiết
kế có tần số lấy mẫu cao gấp 4 lần và hệ số năng lượng cho một lần chuyển
đổi thấp hơn 8,7 lần so với các nghiên cứu tốt nhất trước đó.
Kết quả được công bố trong các công trình: [J1], [J2], [J3] và [C4].
3. Đề xuất hai giải pháp giảm thiểu công suất cho mạch. Một là, đề xuất cấu
trúc tiết kiệm năng lượng cho D flip-flop, đó là cấu trúc D-FF điều khiển
hai sườn xung dạng lai, viết tắt là H-DEDFF, để nhờ đó giảm công suất cho
mạch SAR ADC xuống hơn 27 % so với mạch sử dụng loại điều khiển bởi


6

một sườn xung nhịp với cùng điều kiện mô phỏng. Hai là, đề xuất sử dụng
OTFT điện áp thấp với chất điện môi cực cửa PVC thay cho SiO2 thông
thường. Khi này, mạch có thể làm việc ở điện áp nguồn thấp hơn 10 V như
mạch ban đầu, nghĩa là sẽ giảm được công suất tiêu tán toàn mạch.
Kết quả được công bố trong các công trình: [C3] và [J4].


7. Bố cục của luận án
Nội dung chính của luận án được tổ chức thành các chương như sau:
Chương 1 giới thiệu về các loại ADC và kết quả khảo sát về ADC để thống
kê các thông số của chúng nhằm xác định loại ADC phù hợp nhất với tiêu chí
công suất thấp. Chương này cũng giới thiệu về điện tử hữu cơ và những nghiên
cứu tiêu biểu đã công bố về mô hình hóa OTFT và về ADC hữu cơ để từ đó
xác định chi tiết hơn những vấn đề còn tồn tại mà luận án cần giải quyết.
Chương 2 trình bày cấu trúc và đặc tính điện cơ bản của OTFT. Hai loại
OTFT kênh P và kênh N được sản xuất theo công nghệ SOI với số mẫu tương
ứng là 48 và 24 transistor. Sau đó tiến hành đo đặc tính điện để làm dữ liệu cho
quá trình mô phỏng bao gồm bộ giá trị thể hiện ở cả đặc tuyến truyền đạt và
họ đặc tuyến ra. Việc sử dụng cả hai loại đường đặc tuyến sẽ làm quá trình mô
hình hóa phức tạp lên nhiều nhưng nó đảm bảo việc mô hình được tạo ra sẽ đặc
trưng cho linh kiện. Công cụ toán học OriginPro và công cụ mô phỏng OPDK
được sử dụng để phân tích vai trò, sự ảnh hưởng và xác định giá trị của tham
số trong mô hình. Kết quả mô phỏng một số vi mạch hữu cơ kiểu bù cũng sẽ
được trình bày trong chương này.
Chương 3 trình bày chi tiết nghiên cứu thiết kế mạch SAR ADC từ linh kiện
đã được mô hình hóa trong Chương 2. Các mạch con đều được chạy thử và kiểm
nghiệm riêng trước khi kết nối với toàn mạch. Kết quả mô phỏng cho thấy mạch
đề xuất có các thông số có thể so sánh được với các nghiên cứu đã công bố trong
các tài liệu [2, 66, 71, 82]. Đặc biệt là xét ở khía cạnh sử dụng năng lượng hiệu
quả thì mạch đề xuất đã có kết quả tốt hơn. Nhằm xác định dải giá trị đầu vào
hợp lý cũng như tìm giá trị tối ưu trong dải đó, mạch SAR ADC được đánh giá
ở nhiều giá trị khác nhau của điện áp nguồn cung cấp, tần số lấy mẫu và tần
số tín hiệu vào. Kết quả đạt được đã chứng minh rằng mạch sau khi thiết kế có
thể ứng dụng trong cảm biến tín hiệu điện tim hoặc điện não.
Chương 4 của luận án tập trung tìm giải pháp giảm thiểu công suất cho



7

mạch đã thiết kế. Với giải pháp tối ưu hóa cấu trúc mạch, tác giả đề xuất cấu
trúc mới cho D flip-flop, gọi là H-DEDFF. Lý do lựa chọn D-FF để cải tiến là
vì các phần tử này làm tiêu tán tới gần 37 % tổng công suất của toàn mạch. Vì
vậy, nếu giảm được công suất tiêu thụ của D-FF thì tổng công suất của mạch sẽ
giảm đáng kể. Kết quả mô phỏng đã cho thấy với cấu trúc được đề xuất, mạch
SAR ADC đã giảm công suất tiêu thụ từ 443, 4 µW xuống còn 312, 6 µW , tương
đương với việc tiết kiệm được hơn 27 % công suất tiêu thụ trong cùng điều kiện
đầu vào. Với giải pháp lựa chọn linh kiện điện áp thấp, tác giả đề xuất sử dụng
OTFT với vật liệu cách điện PVC thay cho SiO2 ở nghiên cứu trước. Tuy nhiên,
giải pháp này chưa được thực hiện triệt để vì chưa có dữ liệu của n-OTFT, luận
án mới chỉ thực hiện xong mô hình hóa cho p-OTFT.
Cuối cùng là phần kết luận chung sẽ tóm tắt lại những kết quả, đóng góp
của nghiên cứu sinh trong luận án này cũng như là hướng phát triển trong tương
lai.


Chương 1
Tổng quan chung
Mạch chuyển đổi tín hiệu ADC có rất nhiều loại, để xác định được loại tiêu thụ
công suất thấp và có hiệu suất sử dụng năng lượng tốt cần thiết phải tiến hành
khảo sát các nghiên cứu đã có. Chương này của luận án sẽ giới thiệu cấu trúc
và so sánh các thông số chính giữa bốn loại ADC điển hình. Hiện trạng và xu
hướng phát triển của điện tử hữu cơ cũng sẽ được giới thiệu và phân tích. Cuối
cùng là phần phân tích, đánh giá các nghiên cứu đã công bố về mô hình hóa
OTFT và về ADC hữu cơ để từ đó xác định những thách thức mà luận án có
thể giải quyết.

1.1. Khảo sát các nghiên cứu về ADC

1.1.1. Giới thiệu chung về ADC
Tín hiệu trong tự nhiên thường ở dạng tương tự, ví dụ như âm thanh, hình ảnh
còn tín hiệu được xử lý trong các hệ thống máy tính để lưu trữ, gia công hay
truyền dẫn lại là tín hiệu ở dạng số. Vì vậy, yêu cầu biến đổi qua lại giữa các tín
hiệu dạng tương tự và dạng số là cực kỳ cần thiết. Khối chuyển đổi tương tự/số
(Analog-to-Digital Converter – ADC hay A/D) có nhiệm vụ chuyển đổi tín hiệu
tương tự thành tín hiệu số để đưa vào hệ thống xử lý số. Sau khi được xử lý tại
các hệ thống số như bộ vi xử lý hay máy tính, các tín hiệu số cần được chuyển
đổi lại về thành tín hiệu tương tự để có thể tác động vào các hệ thống vật lý và
thể hiện ra bên ngoài, ví dụ tái tạo âm thanh hay hình ảnh, hay dùng vào việc
điều khiển sau đó, ví dụ dùng dòng điện tương tự để điều khiển vận tốc động
cơ. Mạch thực hiện chức năng này chính là mạch chuyển đổi số sang tương tự
(Digital-to-Analog Converter – DAC hay D/A). Trong luận án này, tác giả chỉ
tập trung nghiên cứu chi tiết về loại chuyển đổi ADC.
Bộ chuyển đổi tương tự/số biến đổi tín hiệu tương tự liên tục về thời gian
8