Bµi gi¶ng Kü thuËt xung sè GV: Bùi Văn Vinh
Chương 1: CƠ SỞ KỸ THUẬT SỐ
GIỚI THIỆU
Các đại lượng vật lý được theo dõi, đo lường, ghi lại, tính toán …cần được biểu
diễn bằng giá trị thực của chúng một cách chính xác để thuận lợi cho việc xử lý kết quả.
Có hai cách biểu diễn đại lượng này:
- Biểu diễn ở dạng tương tự: khi hàm biểu diễn và đại lượng biến thiên theo thời
gian cùng một cách thức ta có tín hiệu tương tự hay tín hiệu analog mô tả biểu diễn đại
lượng cần xử lý, ví dụ như hiệu điện thế ở đầu ra của một micro có thể biến thiên liên tục
trong khoảng giá trị từ 0 tới khoảng 100mV, biểu diễn tiếng nói của người đang sử dụng
micro, hoặc kim đồng hồ đo tốc độ biến thiên liên tục khi một chiếc ô tô đang chạy để
biểu diễn tốc độ của ôtô trong khoảng từ 0 đến 100km/h…
- Biểu diễn đại lượng ở dạng số khi đó hàm biểu diễn sẽ biến thiên không liên tục
theo thời gian và người ta dùng các ký tự bằng số để mô tả biểu diễn nó, ta nhận được tín
hiệu số hay tín hiệu Digital với đặc trưng là sự biến thiên theo từng bước rời rạc.
Tương ứng với điều trên, một mạch điện tử, một thiết bị hay hệ thống điện tử làm
nhiệm vụ xử lý các tín hiệu thuộc loại nào sẽ mang tên tương ứng của loại đó: là hệ thống
tương tự và hệ thống số. Nhìn chung thế giới hiện thực xung quanh là thế giới tương tự,
tức là các đại lượng xung quanh ta có bản chất là tương tự tác động đến đầu vào và yêu
cầu xuất hiện ở đầu ra một hệ thống gia công xử lý tin tức. Kỹ thuật xử lý số tín hiệu
dùng các hệ thống số như vậy có vai trò trung gian trong ba bước:
• Biến đổi đại lượng đầu vào tự nhiên dạng tương tự thành tín hiệu số.
• Xử lý thông tin tín hiệu số vừa nhận được.
• Biến đổi ở cổng ra tín hiệu dạng số về dạng tương tự.
Nguyên nhân của việc làm 3 bước trung gian xử lý tín hiệu số xuất phát từ:
- Thói quen từ bản chất của con người “số hóa” các đại lượng cần quan tâm xử
lý, ví dụ như khi ta nói nhiệt độ phòng là 25
0
C thực ra chỉ là con số gần đúng đã được
làm tròn của giá trị thực đang có.
- Kỹ thuật xử lý số thể hiện nhiều ưu điểm vượt trội so với các phương pháp xử

lý truyền thống trước đây: dễ dàng hơn trong thiết kế, thuận lợi trong lưu giữ thông tin
theo thời gian, tính chính xác và độ tin cậy đạt được cao, có thể lập trình để xử lý tự
động, ít chịu ảnh hưởng của tác động lạ (nhiễu)…
Quá trình biến đổi một tín hiệu dạng tương tự sang dạng tín hiệu số cần 3 bước cơ
bản sau đây:
- Thực hiện việc rời rạc hóa tín hiệu tương tự bằng cách lấy mẫu các giá trị của nó
ở những thời điểm xác định. Bước này cần chú ý làm giảm tới mức tối thiểu việc mất mát
thông tin, muốn vậy thì chu kỳ (nhịp) lấy mẫu phải mau hơn hai lần chu kỳ mau nhất của
tín hiệu (f
mẫu
≥ 2f
max
).
- Thực hiện việc làm tròn (lượng tử hóa) các giá trị mẫu đã lấy. Muốn vậy cần
chọn ra một đơn vị rời rạc nhỏ nhất về độ lớn được gọi là 1 bước (một giá trị) lượng tử
Trang 1
Bµi gi¶ng Kü thuËt xung sè GV: Bùi Văn Vinh
cùng đơn vị đo với các giá trị đã rời rạc ở trên và đánh giá chúng bằng bao nhiêu lần
phần nguyên giá trị lượng tử.
- Thực hiện việc biểu diễn các giá trị vừa làm tròn thành các ký số trong hệ thống
số đếm được lựa chọn, ví dụ trong hệ thập phân hay trong hệ đếm nhị phân công việc này
gọi là mã hóa các giá trị làm tròn đã chọn.
Để thực hiện mã hóa phải sử dụng một hệ thống số đếm nào đó. Tính chất quan
trọng nhất của một hệ thống số đếm là sử dụng một dãy các ký tự để thể hiện một con số
trong hệ. Giá trị con số thể hiện qua giá trị và vị trí của của mỗi ký số, vị trí này có trọng
lượng (trọng số) tăng dần khi dịch vị trí từ phải qua trái. Trong kỹ thuật số có 4 hệ thống
số đếm được sử dụng: Hệ thập phân, hệ nhị phân, hệ tám, hệ mười sáu. Trong nội dung
chương trình ở đây chỉ giới thiệu hệ đếm nhị phân và hệ thập phân đã học.
Bài 1: HỆ THỐNG NHỊ PHÂN
1.1.Khái niệm:

a.Định nghĩa: Hệ đếm nhị phân còn gọi là hệ đếm cơ số 2 là hệ đếm mà trong đó
người ta chỉ sử dụng hai chữ số 0 và 1 để biểu diễn tất cả các số.
Hai số 0,1 được gọi là bit hoặc digit đặc trưng cho hai trạng thái ổn định của Flip-
Flop và các mạch điện tử.
Một số nhị phân n cấp (gọi là n bit nhị phân) ở hệ 10 có dạng:
A
(10)
= a
n-1.
2
n-1
+ a
n-2
.2
n-2
+ …+ a
1
.2
1
+ a
0
.2
0
(1.1)
Trong đó: a
n-1
gọi là bit có nghĩa lớn nhất tức là có trọng số lớn nhất.
a
0
gọi là bit có nghĩa nhỏ nhất tức là có trọng số nhỏ nhất.

Các ký tự a
k
chỉ nhận một trong hai giá trị 0 hoặc 1.
Ví dụ: cho số nhị phân 10111001
(2)
có n = 8 ( 8 bit hay gọi là 1 byte) ở hệ đếm 10
nó biểu diễn số:
1.2
7
+ 0.2
6
+ 1.2
5
+ 1.2
4
+ 1.2
3
+ 0.2
2
+ 0.2
1
+ 1.2
0

= 128 + 0 + 32 + 16 + 8 + 0 + 0 + 1 = 185
(10)
Xét một số nhị phân 4 bit: a
3
a
2

a
1
a
0
. Biểu diễn dưới dạng đa thức theo cơ số của nó là:
a
3
a
2
a
1
a
0
= a
3
.2
3
+ a
2
.2
2
+ a
1
.2
1
+ a
0
.2
0
= 8a

3
+ 4a
2
+ 2a
1
+ 1a
0.
Trong đó:
2
3
, 2
2
, 2
1
, 2
0
(8,4,2,1) là các trọng số của số nhị phân.
a
3
bit có trọng số lớn nhất (MSB: most significant bit)
a
0
bit có trọng số nhỏ nhất (LSB: least significant bit)
- Một nhóm 4 bit : nibble
- Một nhóm 8 bit : byte
- Một nhóm nhiều byte : word (từ)
Như vậy nếu sử dụng nhóm 4 bit ta biểu diễn được 2
4
= 16 số.
Bảng các số nhị phân 4bit:

Trang 2
Bµi gi¶ng Kü thuËt xung sè GV: Bùi Văn Vinh
STT
Số nhị phân
a
3
a
2
a
1
a
0
Số thập phân
1
2
3
4
5
6
7
8
9
10
11
12
13
14
15
16
0000

0001
0010
0011
0100
0101
0110
0111
1000
1001
1010
1011
1100
1101
1110
1111
0
1
2
3
4
5
6
7
8
9
10
11
12
13
14

15
Một số nhị phân có thể gồm 2 phần: bên trái dấu phẩy là phần nguyên sử dụng hệ
thức (1.1) để xác định biểu diễn trong hệ mười. Nếu các ký số 0,1 nằm bên phải, sau dấu
phẩy chúng sẽ biểu diễn phần lẻ, được biểu diễn trong hệ mười tương đương như sau:
Ví dụ:
0,1010
(2)
= 1.2
-1
+ 0.2
-2
+ 1.2
-3
+ 0.2
-4
= 1/2 + 0 + 1/8
= 0,625
(2)
Như vậy số nhị phân:10111001,1010
(2)
= 185,625
(10)
b.Để biểu diễn một số dương hay âm trong hệ nhị phân có thể sử dụng cách bổ
sung vào số đó một ký số (được gọi là bit thể hiện dấu) ở đầu phía trước số đã cho theo
qui định:
Ký số 1 biểu diễn số nhị phân sau nó là số âm.
Ký số 0 biểu diễn số nhị phân sau nó là số dương.
Ta gọi đây là cách biểu diễn dấu và trị số thật để phân biệt với cách biểu hiện dấu khác.
Ví dụ: -242
(10)

= 1 11110010
(2)
; +150
(10)
= 0 10010110.
Biểu diễn theo số bù 1: tương tự như trên để diểu biễn một số nhị phân n bit theo
nguyên tắc:
- MSB là bit dấu với: ký số 1 biểu diễn số âm và ký số 0 biểu biễn số âm.
Trang 3
Bµi gi¶ng Kü thuËt xung sè GV: Bùi Văn Vinh
- Các bit còn lại biểu diễn giá trị thực của số dương hoặc biểu thị giá trị của bù
của một số âm.
Số bù 1 có dãy giá trị -(2
n-1
-1)→( 2
n-1
-1)
Ví dụ: số 13
(10)
= 0 1101
(2)

Số -13
(10)
= 1 0010
(2)
số 31
(10)
= 0 11111
(2)


Số -31
(10)
= 1 00000
(2)
Biểu diễn theo số bù 2:
Dùng số bù 2 để biểu diễn số âm ta sẽ bắt đầu bằng việc thiết lập số bù 1 (đảo) của
số đã cho sau đó cộng thêm 1 vào số vừa tạo thành sẽ nhận được số nhị phân bù 2 của số
nhị phân ban đầu.
Ví dụ: 45
10
= 101101
2
→ 010010 số bù 1 sau đó cộng 1 vào số bù 1:
010010 + 1 = 010011 đây là dạng số bù 2 của số 101101 đã cho. Khi đó số
có dấu được qui định như sau:
0 101101
2
= + 45
10
1 010011
2
= - 45
10
c. Các phép toán trong hệ nhị phân: Khi tiến hành thực hiện phép toán trên hệ
nhị phân ta thực hiện theo cột để tránh nhầm lẫn và dễ thực hiện hơn.
 Phép cộng nhị phân:
Qui tắc cộng:
0 + 0 = 0
0 + 1 = 1 + 0 = 1

1 + 1 = 1 0 = 0 + nhớ 1 vào cột tiếp ở bên trái.
1 + 1 + 1 = 1 1 = 1 + nhớ 1vào cột tiếp bên trái.
Ví dụ: các phép cộng nhị phân:
0 1 1 (3)
1 1 0 (6)
+
1 0 1 1 (9) 1 1 1 1 0 0 (60)
+
1 0 1 1 0 1 (45)
1 1 1 1 (15)
1 1 0, 0 0 1 (6,125)
+
1 1, 0 1 1 (3,375)
1 0, 1 1 0 (2,750)
 Phép trừ nhị phân:
Qui tắc trừ:
0 - 0 = 0
1 - 0 = 1
1 - 1 = 0
10 - 1 = 1 vay ở cấp cao hơn.
Chú ý: khi ở cột thứ k xảy ra việc (0-1) ta áp dụng qui tắc vay 1 ở cấp cao hơn
(k+1) thực hiện theo qui tắc hàng cuối của qui tắc trừ với số chỉ có duy nhất bit MSB
Trang 4
Bài giảng Kỹ thuật xung số GV: Bựi Vn Vinh
bng 1 (1000) sau khi tr i s nh phõn ch cú duy nht 1 bit LSB kt qu s l bự 1
ca s b tr:
1 0 0 0 0 - 1 = 0 1 1 1 1
Vớ d:
1 1 0 0 0 1 1 1 (199)
1 1 0 1 1 0 1 (109)

-
0 1 0 1 1 0 1 0 (90)
Cn chỳ ý rng cú th thc hin phộp tr ri nh i du s tr sau ú dựng cỏc qui
tc ca phộp cng thc hin gia s b tr (s hng u)v s tr sau khi ó i du.
Phộp nhõn nh phõn: thc hin ging phộp nhõn trong h 10 theo qui tc
sau:
0 . 0 = 0
0 . 0 = 1 . 0 = 0
1 . 1 = 1
Khi thc hin nhõn liờn tip tng ct ca mt tha s vi tt c cỏc ct ca tha s
kia, hai hng kt qu ca hai ct liờn tip nhau phi t dch trỏi 1 nhp sau ú cựng cng
cỏc tớch (cỏc hng tớch s cú tớch ton phn).
Vớ d:
1 0 1 0
0 1 0 1
Sọỳ bở nhỏn
1 0 1
Sọỳ nhỏn
0 0 0 0
1 0 1 0
+
1 1 0 0 1 0
tờch sọỳ toaỡn phỏửn
Khi s nh phõn cú m ch s l (sau du phy) v s nhõn cú n ch s l, ta b du
phy ca c 2 tha s v thc hin qui tc nhõn nh vi hai ch s nh phõn ch cú phn
nguyờn. Kt qu tớch s ton phn, du phy c t v trớ trc ct th m+n tớnh t
phi qua trỏi nh phộp nhõn cú s thp phõn h 10.
Phộp chia nh phõn: qui tc chia:
0 : 0 = 0
1 : 1 = 1

Vớ d: thc hin phộp chia 101 101 : 101
Trang 5
Bµi gi¶ng Kü thuËt xung sè GV: Bùi Văn Vinh
101
1001
Thæång säú
- 101
0001 01
- 000
0010 1
- 000
0101
- 101
000
Pháön dæ
101 101
1.2.Biến đổi hệ thập phân sang hệ nhị phân:
Được thực hiện riêng biệt cho phần nguyên và phần lẻ và sau đó gộp hai kết quả lại.
1.2.1 Chuyển đổi phần nguyên có hai cách thực hiện:
- Sử dụng biểu thức 1.1 ở dạng ngược với quá trình chuyển đổi hệ hai – mười:
triển khai số thập phân (phần nguyên) thành tổng các lũy thừa của 2 sau đó xác định giá
trị các ký tự (bit) a
k
tương ứng.
Ví dụ: A
(10)
= 58
(10)
= 32 + 16 + 8 + 2
= 1.2

5
+ 1.2
4
+ 1.2
3
+ 0.2
2
+ 1.2
1
+ 0.2
0
= = 111010.
Sử dụng nguyên tắc chia số A(10) liên tiếp cho 2 sau đó lấy phần dư.
+ Phần dư đầu tiên của phép chia (A
(10)
/2) là bit LSB.
+ Phần dư cuối cùng của phép chia (A
(10)
/2) là bit MSB.
Ví dụ 1: A
(10)
= 55 ta tiến hành như sau:
55
2
2
2
2
2
2
27

1
13
6
3
1
0
1
1
0
1
1
⇒ A
10
= 55 → A
2
= 110111
1.2.2. Chuyển đổi phần lẻ thập phân được thực hiện theo qui tắc: “nhân 2 trừ 1”:
- Đặt phần lẻ số A
10
ở tận cùng bên trái, nhân nó với 2.
- Nếu tích kết quả 2A
10
≥ 1 thì trừ cho 1 (2A
10
- 1) đồng thời đặt ký số 1 đầu tiên
của phần lẻ sau dấu phẩy.
- Nếu tích 2A
10
< 1 thì đặt 0 ở vị trí này.
- Nhân phần dư (2A

10
- 1) hay 2A
10
ở một trong hai bước trên với 2 để tìm tiếp
ký số thứ 2 sau dấu phẩy…
- Quá trình trên sẽ chấm dứt khi đạt tới ký số (bit) lẻ nằm sau dấu phẩy theo yêu
cầu hay đến khi phép trừ không còn số dư.
Ví dụ 2: A
10
= 0,8625 hãy tìm A
2
lấy tới 4 bit lẻ (4 số lẻ sau dấu phẩy)
A
10
2A
10
= 1,665 2.0,665 = 1,33 0,33.2 = 0,66 0,66.2 = 1,32
Trang 6
Bµi gi¶ng Kü thuËt xung sè GV: Bùi Văn Vinh
=0,8325 2A
10
–1= 0,665 1,33 – 1 = 0,33 0,66 < 1 1,32 – 1 = 0,32
A
2
1 1 0 1
Vậy A
2
= 0,1101
Ví dụ 3: A
10

= 0,3125 hãy tìm A
2
lấy tới 4 bit lẻ (4 số lẻ sau dấu phẩy)
A
10
=0,3125
2A
10
= 0,625
0,665 < 1
2.0,625 = 1,25
1,25 – 1 = 0,25
0,25.2 = 0,5
0,5 < 1
0,5.2 = 1
1 – 1 = 0
A
2
0 1 0 1
Vậy A
2
= 0,0101
Nếu A
10
gồm cả phần nguyên và phần lẻ: kết quả chung là sự kết hợp hai kết quả
chuyển đổi riêng biệt như trên. Nếu sử dụng các với dụ đã có với A
10
= 58,3125 thì biểu
diễn nhị phân của nó có dạng A
2

= 111010,0101.
1.3.Biến đổi hệ nhị phân sang hệ thập phân: thực hiện theo hệ thức đã biết:
A
10
= a
n-1.
2
n-1
+ a
n-2
.2
n-2
+ …+ a
1
.2
1
+ a
0
.2
0
(1.5)
Chú ý rằng vị trí của bit a
k
có trọng số tương ứng 2
k
.
Ví dụ: A
2
= 101101 khi chuyển sang A
10

có biểu diễn tương đương theo 1.5 là:
A
10
= 1.2
5
+ 0.2
4
+ 1.2
3
+ 1.2
2
+ 0.2
1
+ 1.2
0

= 32 + 0 + 8 + 4 + 0 + 1 = 45
10
Hoặc với 1 số nhiều bit hơn:
A
2
= 10111001
A
10
= 1.2
7
+ 0.2
6
+ 1.2
5

+ 1.2
4
+ 1.2
3
+ 0.2
2
+ 0.2
1
+ 1.2
0

= 128 + 0 + 32 + 16 + 8 + 0 + 0 + 1 = 185
(10)
Nếu A
2
là một số nhị phân có phần nguyên và phần lẻ, phép chuyển đổi thực hiện
theo hệ thức (1.1) mở rộng:
Ví dụ: A
2
= 101101,1010
A
10
= 1.2
5
+ 0.2
4
+ 1.2
3
+ 1.2
2

+ 0.2
1
+ 1.2
0
+ 1.2
-1
+ 0.2
-2
+ 1.2
-3
+ 0.2
-4
= 45,625
Trang 7
Bµi gi¶ng Kü thuËt xung sè GV: Bùi Văn Vinh
Bài 2: ĐẠI SỐ BOOL (ĐẠI SỐ LOGIC)
2.1.Khái niệm BOOL:
Trong mạch số, các tín hiệu thường cho ở hai mức điện áp, ví dụ: 0V và 5V.
Những linh kiện điện tử dùng trong mạch số làm việc ở một trong hai trạng thái: ví dụ
transistor lưỡng cực làm việc ở chế độ tắt hoặc là thông, led ở trạng thái tắt hoặc sáng.
Do vậy, để mô tả các mạch số người ta thường dùng hệ nhị phân (Binary), hai
trạng thái của các linh kiện trong mạch được mã hóa tương ứng là 0 hoặc1.
Một bộ môn đại số phát triển từ cuối thế kỷ 19 mang tên chính người sáng lập ra
nó: đại số Bool và còn được gọi là đại số logic, thích hợp cho việc miêu tả mạch số.
Đại số Bool là công cụ toán học quan trọng nhất để thiết kế và phân tích mạch số.
Các kỹ sư, các nhà chuyên môn trong lĩnh vực điện tử, tin học thông tin, điều khiển…đều
cần phải nắm vững công cụ này và dùng nó làm chìa khóa để đi sâu vào mọi lĩnh vực có
liên quan đến kỹ thuật số.
2.2.Biến logic:
Đại số logic được hiểu là một tập hợp gồm các đối tượng có hai trạng thái: có hoặc

không có, mệnh đề đúng hoặc sai, các đối tượng này được biểu diễn bằng biến logic. Khi
trạng thái của đối tượng là tồn tại (có) ta gán cho biến logic biểu diễn nó giá trị qui ước là
1 và ký hiệu là A, còn khi trạng thái của đối tượng là không tồn tại (không có) ta gán cho
biến logic thể hiện giá trị qui ước của nó giá trị qui ước là 0 và ký hiệu làA.
Trong kỹ thuật biến logic thường được mã hóa như sau:
Điện thế:
X
i
= 0 tương ứng với U = 0 V
X
i
= 1 tương ứng với U = 5 V
Trong cách mã hóa này, mức logic “1” có điện thế cao hơn mức logic “0” người ta
gọi là logic dương, ngược lại ta có mức logic âm, tức là:
X
i
= 0 tương ứng với U = 5 V
X
i
= 1 tương ứng với U = 0 V
2.3. Hàm logic:
a, Định nghĩa:
Hàm Bool là một ánh xạ Bool từ đại số Bool vào chính nó. Tức là ∀A,B ∈ B được
gọi là biến Bool thì hàm Bool, ký hiệu là f, được hình thành trên cơ sở liên kết các biến
Bool bằng các phép toán cộng logic (phép hoặc), nhân logic (phép và), hoặc nghịch đảo
logic (phép đảo).
Kí hiệu: F(A) = A
F(A) = A
F(A) = α (α: là hằng số)
Hàm Bool đơn giản nhất là hàm Bool theo 1 biến Bool, trong trường hợp tổng

quát, ta có hàm Bool theo n biến Bool được ký hiệu như sau: F(A,B,C…)
Trang 8
Bài giảng Kỹ thuật xung số GV: Bựi Vn Vinh
Vy mt hm Bool f cng c hỡnh thnh trờn c s liờn kt cỏc hm Bool bng
cỏc phộp toỏn toỏn cng (cng logic +),nhõn (nhõn logic x ), hoc nghch o logic (phộp
o - ).
b, Nhúm hm 1 bin G(A) gm 4 hm c s:
G
1
(A) = 0 G
3
(A) = A (hm bự ca A - NOT)
G
2
(A) = 1 G
4
(A) = A (hm lp ca A - YES)
c, Nhúm cỏc hm hai bin F(A,B) quan trng:
Bng nhúm cỏc hm 2 bin quan trng:
Bin A
B
Hm
0 0 1 1
Biu
thc
i s
Tờn gi
ting vit
Tờn gi
quc t

Ký hiu qui c
0 1 0 1
F
1
0 0 0 1 F
1
Nhõn
logic
AND
2
3
1
F1
F
2
0 1 1 1 F
2
Cng
logic
OR
1
2
3
F2
F
3
1 1 1 0 F
3
V-khụng
NAND

1
2
3
F3
F
4
1 0 0 0 F
4
Hoc
khụng
NOR
1
2
3
A
B
Y
F4
F
5
0 0 1 0 F
5
Cm B
INHIBITION
1
2
3
F5
F
6

0 1 0 0 F
6
Cm A
INHIBITION
1
2
3
A
B
Y
F6
F
7
0 1 1 0 F
7
Khỏc du
EXCLUSIVE
XOR
1
2
3
F7
F
8
1 0 0 1 F
8
ng du
EXCLUSIVE
NOR (XNOR)
1

2
3
F8
F
9
1 0 1 1 F
9
Kộo theo
A
IMPLICATION
1
2
3
F9
F
10
1 1 0 1 F
10
Kộo theo
B
IMPLICATION
1
2
3
F10
H hm logic y : t mt t hp cỏc hm logic no ú m ta cú th xõy dng
c mt hm logic bt k - mt nhúm hm s cp m t ú cú th xõy dng c cỏc
hm logic khỏc c gi l mt h hm y .
Bi 3: CC PHẫP TON C BN CA BIN LOGIC
Trang 9

Bài giảng Kỹ thuật xung số GV: Bựi Vn Vinh
Khi thc hin 3 phộp toỏn c bn lờn cỏc bin logic, ta nhn c mt kt qu
c gi l hm logic. Do tớnh cht cỏc bin l bin trng thỏi nờn hm logic cng l hm
trng thỏi. Khi hm logic nhn oc l do t nhiu cỏch tỏc ng ca cỏc phộp toỏn khỏc
nhau gi l chỳng tng ng nhau v ký hiu bng du = gia cỏc kt qu ny.
3.1. Cỏc phộp toỏn: i vi i s Bool ta cú cỏc phộp toỏn sau:
+ Tớnh hoỏn v ca phộp cng v phộp nhõn:
A + B = B + A (1) hay A.B = B.A (2)
+ Tớnh kt hp ca phộp cng v phộp nhõn:
(A + B) + C = A + (B + C) (3) hay (A.B).C = A.(B.C) (4)
+ Tớnh phõn phi gia phộp cng v phộp nhõn:
(A + B). C = A.B + A.C (5)
A + BC = (A+B).(A+C) (6)
+ Bn qui tc ca phộp cng:
A + A = A (7) A + A = 1 (8)
A + 0 = A (9) A + 1 = 1 (10)
+ Bn qui tc ca phộp nhõn:
A.A = A (11) A.A = 0 (12)
A.1 = A (13) A . 0 = 0 (13)
3.2.Cỏc nh lý:
nh lý De Morgan:
BABA +=.
BABA =+
Lut hon nguyờn:
AA =
Trang 10
Bµi gi¶ng Kü thuËt xung sè GV: Bùi Văn Vinh
Bài 4: CÁC CỔNG LOGIC CƠ BẢN
Cổng logic là một trong các thành phần cơ bản để tạo xây dựng mạch số. Nó được
thiết kế trên cơ sở các phần tử linh kiện bán đẫn như Diode, BJT, FET để hoạt động theo

một bảng trạng thái cho trước.
4.1.Cổng đảo (NOT):
Định nghĩa: Cổng NOT được biểu diễn từ phương trình
Af =
. Là cổng logic có 1
ngõ vào và 1 ngõ ra, Hình 1.1: Kí hiệu và bảng trạng thái mô tả hoạt động của mạch.
f
A
Hình 1.1: Kí hiệu và bảng trạng thái hoạt động cổng đảo.
Cổng ĐẢO giữ chức năng như một cổng đệm, nhứng người ta gọi là đệm đảo vì
tín hiệu ngõ ra ngược pha với tín hiệu ngõ vào.
Khi ghép hai cổng đảo với nhau ta được cổng không đảo.
A
A A = A
Hình 1.2: Sử dụng 2 cổng ĐẢO ta tạo ra một cổng Đệm.
4.2.CổngVÀ (AND):
Cổng AND là cổng logic thực hiện chức năng của phép toán nhân logic với 2 ngõ
vào và 1 ngõ ra ký kiệu như hình vẽ:
Phương trình mô tả trạng thái hoạt động của cổng AND:
BAf .=
.
Bảng trạng thái hoạt động của cổng AND hai ngõ vào:
A B f
0 0 0
0 1 0
1 0 0
1 1 1
f
A
B

Hình 1.3 Cổng AND
Từ bảng trạng thái này ta nhận xét: ngõ ra f chỉ bằng 1 (mức logic 1) khi cả hai ngõ vào
đều bằng 1, ngõ ra f bằng 0 (mức logic 0) khi có một ngõ vào bất kỳ A hoặc B ở mức 0.
Vậy: đặc điểm của cổng AND là:
ngõ ra f chỉ bằng 1 khi tất cả các ngõ vào
đều bằng 1, ngõ ra f bằng 0 khi ít nhất một
ngõ vào bằng 1.
f
A
An
Hình 1.4: Cổng AND với n ngõ vào
Trang 11
A f
0
1
1
0
Bµi gi¶ng Kü thuËt xung sè GV: Bùi Văn Vinh
Sử dụng cổng AND để đóng mở tín hiệu : Xét cổng AND có hai ngõ vào A, B. Ta chọn:
- A đóng vai trò ngõ vào điều khiển (control)
- B đóng vai trò ngõ vào dữ liệu (data).
Xét các trường hợp cụ thể sau:
- A = 0: f = 0 bất chấp trạng thái của B, ta nói cổng AND khóa lại
không cho dữ liệu đưa qua ngõ vào B qua cổng AND đến ngõ ra.
-
By
yB
yB
A =⇒




=⇒=
=⇒=
→=
11
00
1
Ta nói cổng AND mở cho dữ liệu đưa vào ngõ vào B qua cổng AND đến ngõ ra.
4.3.Cổng HOẶC (OR):
Cổng hoặc là cổng thực hiện chức năng của phép toán cộng logic, cổng OR có 2
ngõ vào và 1 ngõ ra có ký hiệu như hình vẽ:
Phương trình mô tả trạng thái hoạt động của cổng OR:
BAf +=
.
Bảng trạng thái hoạt động của cổng OR hai ngõ vào:
A B f
0 0 0
0 1 1
1 0 1
1 1 1
f
A
B
Hình 1.5 Cổng OR
Đặc điểm của cổng OR là : Tín hiệu ngõ ra chỉ bằng 0 khi và chỉ khi tất cả các ngõ
vào đều bằng 0, ngược lại tín hiệu ngõ ra bằng 1 khi chỉ cần ít nhất một ngõ vào bằng 1.
Sử dụng cổng OR để đóng mở tín hiệu : Xét cổng OR có hai ngõ vào A, B. Ta chọn:
- A đóng vai trò ngõ vào điều khiển (control)
- B đóng vai trò ngõ vào dữ liệu (data).

Xét các trường hợp cụ thể sau:
- A = 1: f = 1 bất chấp trạng thái của B, ta nói cổng OR khóa lại
không cho dữ liệu đưa qua ngõ vào B qua cổng OR đến ngõ ra.
-
By
yB
yB
A =⇒



=⇒=
=⇒=
→=
11
00
0
Ta nói cổng OR mở cho dữ liệu đưa vào ngõ vào B qua cổng OR đến ngõ ra.
4.4.Cổng NAND:
Cổng NAND là cổng logic thực hiện chức năng của phép toán nhân đảo logic.
Cổng NAND gồm 1 cổng AND mắc nối tầng với 1 cổng NOT, ký hiệu và bảng trạng thái
cổng NAND như hình vẽ:
Phương trình mô tả trạng thái hoạt động của cổng NAND:
BAf .=
.
Bảng trạng thái hoạt động của cổng NAND hai ngõ vào:
Trang 12
Bµi gi¶ng Kü thuËt xung sè GV: Bùi Văn Vinh
A B f
0 0 1

0 1 1
1 0 1
1 1 0
B
A
f
Hình 1.6 Cổng NAND
Vậy: đặc điểm của cổng NAND là:
ngõ ra f chỉ bằng 0 khi tất cả các ngõ vào
đều bằng 1, ngõ ra f bằng 1 khi ít nhất
một ngõ vào bằng 0.
f
A
An
Hình 1.7: Cổng NAND với n ngõ vào
Sử dụng cổng NAND để đóng mở tín hiệu : Xét cổng NAND có hai ngõ vào A, B. Ta
chọn:
- A đóng vai trò ngõ vào điều khiển (control)
- B đóng vai trò ngõ vào dữ liệu (data).
Xét các trường hợp cụ thể sau:
- A = 0: f = 1 bất chấp trạng thái của B, ta nói cổng NAND khóa lại
không cho dữ liệu đưa qua ngõ vào B qua cổng NAND đến ngõ ra.
-
By
yB
yB
A =⇒




=⇒=
=⇒=
→=
01
10
1
Ta nói cổng NAND mở cho dữ liệu đưa vào ngõ vào B qua cổng NAND đến ngõ ra.
4.5.Cổng Hoặc – không (NOR):
Cổng hoặc là cổng thực hiện chức năng của phép toán cộng đảo logic, cổng NOR
có 2 ngõ vào và 1 ngõ ra có ký hiệu như hình vẽ:
Phương trình mô tả trạng thái hoạt động của cổng NOR:
BAf +=
.
Bảng trạng thái hoạt động của cổng NOR hai ngõ vào:
A B f
0 0 1
0 1 0
1 0 0
1 1 0
f
A
B
Hình 1.8 Cổng NOR
Trang 13
Bµi gi¶ng Kü thuËt xung sè GV: Bùi Văn Vinh
Đặc điểm của cổng NOR là : Tín hiệu ngõ ra chỉ bằng 1 khi và chỉ khi tất cả các
ngõ vào đều bằng 0, ngược lại tín hiệu ngõ ra bằng 1 khi chỉ cần ít nhất một ngõ vào
bằng 0.
Sử dụng cổng NOR để đóng mở tín hiệu : Xét cổng NOR có hai ngõ vào A, B. Ta chọn:
- A đóng vai trò ngõ vào điều khiển (control)

- B đóng vai trò ngõ vào dữ liệu (data).
Xét các trường hợp cụ thể sau:
- A = 1: f = 0 bất chấp trạng thái của B, ta nói cổng NOR khóa lại
không cho dữ liệu đưa qua ngõ vào B qua cổng OR đến ngõ ra.
-
By
yB
yB
A =⇒



=⇒=
=⇒=
→=
01
10
0
Ta nói cổng NOR mở cho dữ liệu đưa vào ngõ vào B qua cổng NOR đến ngõ ra.
4.6.Cổng EX –OR (XOR):
Đây là cổng thực hiện chức năng của phép toán cộng module 2 (cộng không nhớ),
cổng XOR có 2 ngõ vào và 1 ngõ ra có ký hiệu như hình vẽ:
Cổng XOR dùng để so sánh hai tín hiệu vào:
- Nếu hai tín hiệu vào là bằng nhau thì tín hiệu ngõ ra bằng 0.
- Nếu hai tín hiệu vào là khác nhau thì tín hiệu ngõ ra bằng 1.
Phương trình mô tả trạng thái hoạt động của cổng NOR:
BABABAf
XOR
⊕=+=
.

Bảng trạng thái hoạt động của cổng NOR hai ngõ vào:
A B f
0 0 0
0 1 1
1 0 1
1 1 0
B
A
f
Hình 1.9 Cổng xOR
Bài 5: BIỂU DIỄN CÁC HÀM ĐẠI SỐ LOGIC
5.1.Biểu biễn bằng biểu thức đại số:
Phương pháp biểu diễn hàm logic bằng biểu thức đại số có hai dạng cơ bản:
- Dạng tổng của các tích: mỗi số hạng của tổng được gọi là 1 mitec (đủ biến) ký hiệu
là mi.
- Dạng tích của tổng các biến, mỗi thừa số được gọi là một mactec (đủ biến) ký
hiệu là Mi (i là chỉ số tính trong hệ mười).
Trang 14
Bµi gi¶ng Kü thuËt xung sè GV: Bùi Văn Vinh
Bảng1.5 các m
i
và M
i
của hàm 2
biến F(A,B), hàm 3 biến F(A,B,C)
và hàm 4 biến F(A,B,C,D):
a, Các m
i
và M
i

của hàm 2 biến (k =
2)
Biến
Mintec m
i
Mactec M
i
A B
0 0
 ΑB = m
0
A +B =
M
3
0 1
A B= m
1
A + B =
M
2
1 0
ΑΒ = m
2
Α +Β =
M
1
1 1 A B = m
3
A + B =
M

0
b, Các m
i
và M
i
của hàm 3 biến (k = 3)
Biến
Mintec m
i
Mactec M
i
A B C
0 0 0
ΑB C=
m
0
Α +B +C=
M
7
0 0 1
A B C =
m
1
A +B + C =
M
6
0 1 0
A BC =
m
2

A + B +C =
M
5
0 1 1
A B C =
m
3
A + B + C =
M
4
1 0 0
ΑB C= m
4
Α +B +C= M
3
1 0 1
ΑB C =
m
5
Α +B + C = M
2
1 1 0
Α BC =
m
6
Α + B +C = M
1
1 1 1 A B C = m
7
A + B + C = M

0
c, Các m
i
và M
i
của hàm 4 biến (k = 4)
Biến
Mintec m
i
Mactec M
i
A B C D
0 0 0 0
ΑBCD = m
0
Α +B +C +D =M
15
0 0 0 1
A BC D = m
1
A +B +C + D = M
14
0 0 1 0
ΑB CD = m
2
Α +B + C +D = M
13
0 0 1 1
A B C D = m
3

A +B + C + D = M
12
0 1 0 0
Α ΒCD = m
4
Α + Β +C +D = M
11
0 1 0 1
A BC D = m
5
A + B +C + D = M
10
0 1 1 0
Α B CD = m
6
Α + B + C +D = M
9
0 1 1 1
A B C D = m
7
A + B + C + D = M
8
Trang 15
Bµi gi¶ng Kü thuËt xung sè GV: Bùi Văn Vinh
1 0 0 0
ΑBCD = m
8
Α +B +C +D =M
7
1 0 0 1

ΑBC D = m
9
Α +B +C + D = M
6
1 0 1 0
ΑΒ CD = m
10
Α +Β + C +D = M
5
1 0 1 1
ΑB C D = m
11
Α +B + C + D = M
4
1 1 0 0
Α ΒCD = m
12
Α + Β +C +D = M
3
1 1 0 1
A BC D = m
13
A + B +C + D = M
2
1 1 1 0
Α B CD = m
14
Α + B + C +D = M
1
1 1 1 1

Α B C D = m
15
Α + B + C + D = M
0
Ta cần chú ý trong bảng 1.5 khi biến có giá trị bù (trị 0) ta ký hiệu là A, còn khi
biến ở giá trị trực tiếp (nhận giá trị biến1) ta ký hiệu tương ứng là A.
Từ bảng 1.5 ta có thể biểu diễn đại số một hàm logic n biến bất kỳ bằng cách viết
các hệ thức như sau:
Dạng chính tắc 1:
n
n
n
e
nn
xxxfxxxF
α
αα
ααα
), ,(), ,(
21
21
12
2121
∑
−
=
Dạng chính tắc 2:

n
n

n
e
nn
xxxfxxxF
α
αα
ααα
+++=
∏
−
), ,(), ,(
21
2
12
12121
e: là số thập phân tương ứng với tổ hợp nhị phân α
n

0
1
==
==
iii
iii
khixx
khixx
i
i
α
α

α
α
5.2.Biểu biễn bằng bảng trạng thái:
Trang 16
Bµi gi¶ng Kü thuËt xung sè GV: Bùi Văn Vinh
Hàm logic có thể biểu diễn dưới dạng một bảng liệt
kê các giá trị có thể có của biến và giá trị tương ứng của
của hàm gọi là bảng chân lý (hay bảng trạng thái) như vậy
với hàm hai biến ta có bảng gồm 3 cột và 4 dòng, với hàm
3 biến ta có bảng chân lý gồm 4 cột và 2
3
= 8 dòng (tương
ứng với trạng thái tổ hợp biến có thể có) và với hàm 4 biến
ta có 5 cột và 2
4
= 16 dòng.
Biến Hàm F
a
A B C
0 0 0
0
0 0 1
0
0 1 0
0
0 1 1
1
1 0 0
0
1 0 1

1
1 1 0
1
1 1 1 1
F
a
=A.B.C + A.B.C + AB.C + A.B.C
F
a
=
 A
. B
+
A. B
F
a
=
 A
. 
B +
A. B
5.3.Biểu biễn bằng bảng Karnaugh:
Đây là phương pháp biểu diễn lại của phương
pháp bảng dưới dạng bảng gồm các ô vuông như
hình bên:
Trên bảng này người ta bố trí các biến vào theo hàng hoặc theo cột của bảng.
Trong trường hợp số lượng biến vào là chẵn, người ta bố trí số lượng biến vào theo hàng
ngang và bằng số lượng biến vào theo cột dọc của bảng. Trong trường hợp số lượng biến
vào là lẻ,người ta bố trí số lượng biến vào theo hàng ngang nhiều hơn số lượng biến vào
theo cột dọc một biến hoặc ngược lại.

Như vậy khi lập bảng Karnaugh cho một hàm logic ta cần thực hiện các bước:
- Các tổ hợp giá trị của biến vào theo hàng ngang hoặc cột dọc của bảng được bố
trí sao cho khi ta đi từ một ô sang ô lân cận với nó chỉ làm thay đổi một giá trị của biến,
như vậy thứ tự bố trí hay sắp xếp các tổ hợp giá trị của biến vào theo hàng ngang hoặc
cột dọc của bảng Karnaugh hoàn toàn tuân thủ theo mã Gray.
Trang 17
Biến Hàm
F
a
A B
0 0 1
0 1 0
1 0 0
1 1 1
Biến Hàm
F
a
A B
0 0 1
0 1 0
1 0 0
1 1 1
Bµi gi¶ng Kü thuËt xung sè GV: Bùi Văn Vinh
- Giá trị tương ghi trong mỗi ô vuông này chính là giá trị của hàm ra tương ứng với
biến vào.
- Ở những ô mà giá trị của hàm không xác định, có nghĩa là giá trị tùy ý (hay tùy
định), người ta ký hiệu bằng chữ X. Nếu có n biến sẽ có 2n ô vuông.
BÀI 6: TỐI THIỂU HÀM ĐẠI SỐ LOGIC
Trong thiết bị máy tính người ta thiết kế gồm nhiều khâu, mỗi khâu được đặc
trưng bằng một phương trình logic. Trong đó mức độ phức tạp của sơ đồ phụ thuộc vào

phương trình logic biểu diễn chúng. Việc đạt được độ ổn định cao hay không là tùy thuộc
vào phương trình biểu diễn chúng đã ở dạng tối thiểu hóa hay chưa. Để thực hiện được
điều đó khi thiết kế mạch số người ta thường đặt ra vấn đề tối thiểu hóa hàm logic. Điều
đó có nghĩa là phương trình logic biểu diễn sao cho thực sự gọn nhất (số lượng phép tính
và số lượng các số được biểu diễn là ít nhất).
Tuy nhiên trong thực tế không phải luc nào cũng đạt được lời giải cho bài toán tối ưu
hóa.
Các bước tiến hành tối thiểu hóa:
- Dùng các phép tối thiểu hóa để tối thiểu hóa các hàm số logic
- Rút ra những thừa số chung nhằm mục đích tối thiểu hóa thêm một bước nữa
các phương trình logic.
6.1. Phương pháp tối thiểu hóa bằng biểu thức đại số:
Đây là phương pháp tối thiểu hóa hàm logic dựa trên các tiên đề các định lý đã
biết của đại số Bool, phương pháp này được thực hiện khi các biến số logic không nhiều
và ta thực hiện biến đổi trực tiếp biểu thức giải tích của hàm.
Ví dụ 1: Rút gọn hàm sau:
F(A,B) = A.B + A.B + A.B
= (A + A)B + AB
= B + A. B
= A + B.
Ví dụ 2: Rút gọn hàm sau:
F(A,B,C) = A.B.C + A.B.C + AB.C + A.BC +A.B.C
= A.B.C + A.B.C + AB.C + A.B(C + C)
= A.B.C + A.B(C + C) + A.B
= A.B.C + A(B + B)
= A.B.C + A
6.2. Tối thiểu hoá bằng bảng Karnaugh:
6.2.1. Phương pháp tối thiểu hoá hàm đại số logic dùng bảng Karnaugh:
a. Qui tắc ô kế cận:
Qui tắc chung của phương pháp tối thiểu hoá bằng bảng Karnaugh là gom các ô kế

cận lại với nhau.
Trang 18
Bµi gi¶ng Kü thuËt xung sè GV: Bùi Văn Vinh
Khi tối thiểu hoá hàm đại số logic bằng phương pháp bảng Karnaugh ta phải tuân
thủ quy tắc ô kế cận: "Hai ô được gọi là kế cận nhau là khi ta đi từ ô này sang ô kia chỉ
làm thay đổi giá trị của một biến".
Ví dụ: cho hàm logic F(A,B,C) như hình vẽ:
Thì các ô kế cận:
- Theo dạng chính tắc 1: m
3
và m
7
; m
6
và
m
7
;m
5
và m
6
.
- Theo dạng chính tắc 2: m
0
và m
1
; m
0
và
m

2
;m
0
và m
4
.
AB
C
0
1
00 01 11 10
0 0 0
0
1
1
1 1
m
6
m
5
m
7
m
3
m
0
m
2
m
4

m
1
Như vây: Khi gom 2 ô kế cận sẽ loại được 1 biến (2 ô = 2
1
loại 1 biến)
Khi gom 4 ô kế cận sẽ loại được 1 biến (4 ô = 2
2
loại 2 biến)
Khi gom 8 ô kế cận sẽ loại được 1 biến (8 ô = 2
3
loại 3 biến)
Tổng quát: khi gom 2
n
ô kế cận sẽ loại được n biến. Những biến bị loại là những
biến mà khi ta đi vòng qua các ô kế cận mà giá trị của chúng không thay đổi.
b. Những điều cần lưu ý:
- Các ô gom lại phải bằng 2n (n nguyên, n = 0,1,2,3…).
- Một vòng gom được gọi là hợp lệ khi nó có ít nhất một ô chưa thuộc vòng gom
nào.
- Các ô trong vòng gom phải kế cận vòng tròn với nhau.
- Một hoặc vài ô có thể tham gia nhiều lần vào các vòng gom khác nhau.
- Không thực hiện các vòn gom mà sau khi gom ô lớn lại chứa tất cả các ô đã
gom trước đó.
- Ô tùy định được gom sẽ cùng với các ô có giá trị bằng 0 hoặc 1 sao cho nó tạo
thành một vòng gom với số lượng 2n lớn nhất.
- Tùy theo dạng biểu diễn của hàm logic (dạng chính tắc 1 hoặc dạng chính tắc
2) mà chúng ta có qui tắc kết hợp khác nhau.
• Dạng chính tắc 1: kết hợp những ô có giá trị bằng 1 và ô tùy định.
• Dạng chính tác 2: kết hợp những ô có giá trị bằng 0 và ô tùy định.
6.2.2. Ví dụ minh họa:

a. Ví dụ 1: Hãy rút gọn hàm
( )
CABCBABCAABCCBAF +++=,,
Hàm F biểu diễn trên bảng Karnaugh
gồm 4 ô có giá trị 1 ứng với các mintec
m
3
,m
5
,m
6
và m
7
.
AB
C
0
1
00 01 11 10
0 0 0
0
1
1
1 1
m
6
m
5
m
7

m
3
Thực hiện gom m
3
với m
7
,m
6
với m
7
và m
5
với m
7
ta được 3 ô mới có ký hiệu
tương ứng là X
1
, X
2
và X
3
, các ô này có giá trị:
Trang 19
Bµi gi¶ng Kü thuËt xung sè GV: Bùi Văn Vinh
X
1
= m
3

+ m

7
= BC (loại được biến A, do biến A thay đổi giá trị từ 0→1; biến B,C
được giữ lại)
X
2
= m
6

+ m
7
= AB (loại được biến C, do biến C thay đổi giá trị từ 0→1; biến A,B
được giữ lại)
X
3
= m
5

+ m
7
= AC (loại được biến B, do biến B thay đổi giá trị từ 1→0; biến A,C
được giữ lại)
Kết quả ta được hàm F đã rút gọn:
F = X
1
+ X
2
+ X
3
= BC + AB +AC.
b.Ví dụ 2: Hãy rút gọn hàm G(A,B,C,D) bằng bảng Karnaugh theo hai dạng chính

tắc 1 và chính tắc 2.
 Biểu thức đầy đủ của hàm G ở dạng chính tắc 1 có dạng:
G = Σ m (0,1,2,4,6,7,8,9,10,11,12,14)
Gồm 12 số hạng có đủ mặt các biến ABCD. Ta thực hiện gom như sau:
X
1
= m
0
+ m
4
+ m
12
+ m
8
+ m
2
+ m
6
+ m
14
+
m
10
Kết quả ta được: X
1
=D
X
2
= m
8

+ m
9
+ m
10
+ m
11
=BC
X
3
= m
0
+ m
1
+ m
8
+ m
9
= AB
X
4
= m
6
+ m
7
= ABC
Hàm G sau khi rút gọn theo dạng chính
tắc 1 có dạng:
G = X1 + X2 + X3 + X4 = D + BC + AB
+ABC
m

5
m
13
m
9
m
12
1
1
0
10110100
01
00
CD
AB
11
10
111
1
1
1
1
1 1
1
0
0
0
m
8
m

4
m
0
m
1
m
3
m
7
m
15
m
11
m
10
m
14
m
6
m
2
Biểu thức đầy đủ của hàm G ở dạng
chính tắc 2 có dạng:
G = Π m (3,5,13,15)
Gồm 4 số hạng có mặt đầy đủ các biến
A,B,C,D. Ta thực hiện gom như sau:
X
1
= m
5

+ m
13
= B +C + D
X
2
= m
13
+ m
15
= A + B + D
Hàm G sau khi tối thiểu có dạng:
G = X1.X2

= (B + C + D)(A + B + D)
m2 m6
m14
m10
m11m15
m7
m3
m1
m0 m4
m8
0
0
0
1
11
1
1

1
1
1 1 1
10
11
AB
CD
00
01
00 01 11 10
0
1
1
m12
m9
m13
m5
Trong các ví dụ trên ta lưu ý rằng trong một ô lớn sau khi đã gom các ô nhỏ các biến
logic nào có giá trị thay đổi thì sẽ không còn có mặt trong biểu thức thu gọn nữa và
những ô nhỏ trong ví dụ 2 (m
3
) không thể gom với một ô nào khác nằm kề bên về mọi
phía.
Trang 20
Bµi gi¶ng Kü thuËt xung sè GV: Bùi Văn Vinh
CHƯƠNG 2: CÁC MẠCH LOGIC CƠ BẢN
Bài 1: ĐẠI CƯƠNG
Các mạch điện tử số sẽ hoạt động ở chế độ hai trạng thái (chế độ nhị phân), ở đó
mỗi điện thế ở cổng vào và cổng ra của chúng chỉ nhận các giá trị 1 (có điện thế với mức
cao) và giá trị 0 (không có điện thế hoặc mức điện thế thấp). Đặc điểm quan trọng này

cho phép chúng sẽ thực hiện được các hàm logic khi thực hiện thiết kế mạch (tìm các
mạch logic thích hợp để thực hiện một hàm logic muốn có) hoặc sử dụng đại số logic làm
công cụ mô tả, phân tích nhiệm vụ, chức năng của chúng qua đó phân tích, thiết kế các hệ
thống kỹ thuật số.
1.1.Định nghĩa:
Cổng logic là một trong những thành phần cơ bản để xây dựng mạch số. Nó được
thiết kế trên cơ sở các phần tử linh kiện bán dẫn như điot, BJT, FET…để hoạt động theo
bảng trạng thái cho trước.
1.2.Phân loại:
Có ba cách phân loại ngõ ra:
- Phân loại cổng theo chức năng: ta có các loại cổng như:
+ Cổng không đảo (BUFFER)
+ Cổng đảo (NOT)
+ Cổng và (AND)
+ Cổng hoặc (OR)
+ Cổng NAND
- Phân loại cổng theo phương pháp chế tạo: ta có các loại cổng như:
+ Cổng logic dùng Diode
+ Cổng logic dùng BJT
+ Cổng logic dùng MOSFET
- Phân loại cổng theo ngõ ra: ta có các loại cổng như:
+ Ngõ ra cột chạm (Totem pole output)
+ Ngõ ra cực thu để hở (Open Collector output)
+ Ngõ ra ba trạng thái (Three States Output)
1.3. Các thông số:
Các nhà sản xuất bao giờ cũng cung cấp các tính chất đặc trưng của một cổng logic
nhằm sử dụng các cổng này một cách có hiệu quả, đúng chức năng và khả năng của nó.
Trang 21
Bµi gi¶ng Kü thuËt xung sè GV: Bùi Văn Vinh
1. Trở kháng ra: trở kháng tại đầu ra của cổng khi ở mức “1” và khi ở mức “0”,

người ta luôn muốn thiết kế để cổng ra có trở kháng nhỏ.
2. Hệ số mắc tải ngõ ra: hay còn gọi là khả năng tải của một phần tử logic là số cổng logic
khác có thể nối đồng thời tới đầu ra của cổng đang xét, chỉ xác định cho cổng cùng loại.
3. Nguồn một chiều để cung cấp cho cổng làm việc.
4. Công suất tiêu thụ của một cổng logic được xác định theo số lượng các linh kiện
(điện trở, transitor) làm việc ở chế độ bão hòa.
5. Độ chống nhiễu: xác định bỡi biên độ điện áp nhiễu tối đa tác động tới đầu vào của
cổng mà không làm thay đổi trạng thái đầu ra của nó. Được đánh giá theo 2 tiêu chuẩn:
- Trạng thái hoạt động kém nhất (về điện thế nguồn, về hệ số tải, nhiệt độ…)
- Ảnh hưởng qua lại giữa các cổng logic cùng loại khi ghép nối với nhau (sẽ gây
nhiêu cho nhau).
Bảng 2.1: CÁC ĐẶC TÍNH CHUẨN CỦA CÁC CỔNG LOGIC.
Trang 22
Bµi gi¶ng Kü thuËt xung sè GV: Bùi Văn Vinh
6. Trễ truyền đạt (thời gian trễ) với một cổng là khoảng thời gian từ lúc cổng nhận được
tín hiệu logic ở đầu vào cho đến khi đầu ra của nó xác lập được trạng thái tương ứng.
- Trễ truyền đạt là tiêu chuẩn đánh giá tốc độ làm việc của mạch. Tốc độ làm
việc của mạch tương ứng với tần số mà mạch vẫn còn hoạt động đúng. Như vậy trễ
truyền đạt càng nhỏ càng tốt hay tốc độ làm việc càng lớn càng tốt.
- Đối với hầu hết các vi mạch số hiện nay, trễ truyền đạt là rất nhỏ, cỡ vài
nano giây (ns). Một vài loại mạch logic có thời gian trễ lớn cỡ vài trăm nano giây. Do
đó khi mắc liên tiếp nhiều mạch logic thì trễ truyền đạt của toàn mạch sẽ bằng tổng
trễ truyền đạt của mỗi tầng.
7. Tần số xung nhịp cực đại là khả năng phản ứng nhanh nhất của một cổng mà nó vẫn
còn phân biệt tốt hai trạng thái logic. Xác định tần số này nhờ mắc một cặp cổng tạo thành
mạch tạo xung tạo ra cao tới đâu.
Bài 2: CÁC CỔNG LOGIC CƠ BẢN
2.1. Công nghệ đơn cực: (MOS – METAL OXID SEMI-CONDUCTER)
Công nghệ MOS (Metal Oxide Semiconductor-kim loại oxit bán dẫn) có tên gọi
xuất xứ từ cấu trúc MOS cơ bản của một điện cực nằm trên lớp oxit cách nhiệt, dưới lớp

oxit là đế bán dẫn. Transistor trong công nghệ MOS là transistor hiệu ứng trường, gọi là
MOSFET (Metal oxide silicon field effect transistor). Có nghĩa điện trường ở phía điện
cực kim loại của lớp oxit cách nhiệt có ảnh hưởng đến điện trở của đế. Phần nhiều IC số
MOS được thiết kế hết bằng MOSFET, không cần đến linh kiện nào khác.
Đặc điểm:
- Dễ chế tạo vì qui trình thực hiện đơn giản và ít công đoạn hơn công nghệ
lưỡng cực do vây giá thành rẻ.
- Mật độ tích hợp cao vì transistor đơn cực nhỏ về kích thước và tiêu thụ rất
ít điện năng.
- Công suất tiêu thụ nhỏ.
- Thiết bị MOS chiếm ít chỗ trên chip hơn so với BJT, thông thường, mỗi
MOSFET chỉ cần 1 mm
2
diện tích chip, trong khi BJT đòi hỏi khoảng 50 mm
2
.
- Không dùng các thành phần điện trở trong IC, vốn chiếm quá nhiều diện
tích chip trong IC lưỡng cực.
- IC MOS có thể dung nạp nhiều phần tử mạch trên 1 chip đơn hơn so với IC
lưỡng cực. MOS có mật độ tích hợp cao làm MOS thích hợp cho các IC phức tạp, như
chip vi xử lí và chip nhớ.
- Do vậy, thiết bị MOS đặc biệt là CMOS đã đã được sử dụng khá rộng rãi
trong mạch MSI mặc dù tốc độ có thua các IC TTL cao cấp và dễ bị hư hỏng do bị tĩnh
điện.
- Tùy theo loại MOSFET được dùng mà công nghệ này còn được chia thành
các loại sau:
Trang 23
Bµi gi¶ng Kü thuËt xung sè GV: Bùi Văn Vinh
+ PMOS dùng MOSFET kênh P.
+ NMOS dùng MOSFET kênh N tăng cường.

+ CMOS (MOS bù) dùng cả 2 thiết bị kênh P và kênh N.
2.1.1 Họ PMOS:
MOSFET dùng ở đây có kênh p nên gọi là PMOS (phần tử mang điện là các lỗ
trống). Các lỗ trống vốn dịch chuyển khó hơn các điện tử n nên PMOS có tần số làm việc
nhỏ (khoảng 1MHz) ; mật đọ tích hợp lớn, công suất tiêu thụ nhỏ, dễ chế tạo. Tuy nhiên,
họ PMOS tại không tương thích với họ TTL đòi hỏi cần nhiều nguồn điện áp nối khác
nhau.
Các µP loại chậm, rẻ tiền thường dùng để chế tạo bằng công nghệ này. Ví dụ:
NEC µCOM 43/44/45 và TMS 1000.
2.1.2 Họ NMOS:
Kênh dẫn trong MOSFET này là kênh điện từ n do đó đạt được tốc độ dịch chuyển
cao hơn PMOS hàng chục lần. Mật độ tích hợp rất lớn. Ví dụ: RAM 256 Kbit thích hợp
cho các VLSI, công suất tiêu thụ tương đương PMOS: trung bình 0.2mW/cổng.
NMOS nói chung là tương thích với TTL chỉ cần một nguồn nuôi duy nhất trong
nhiều trường hợp. Cải tiến của họ này có các loại sau: HMOS, XMOS, VMOS có mật độ
tích hợp cao hơn, công suất tiêu thụ ít hơn, tần số làm việc lớn hơn.
Các LSI, VLSI và các µP 16, 32 bit thường được chế tạo bằng NMOS. Ví dụ:
8080/ 8085 / 8086 , Z80 / Z8000 / Z80000 , MC 6800 / 68000 , NS 26000 / 32000…
Một số mạch logic dùng họ NMOS:
D
2
T
2
T
1
D
1
+V
DD
Z

S
2
S
1
G
1
A
(+10V)
a,
b,
(+5V)
A
S
Z
+V
DD
T
D
G
B
D
T
A
G
S
D
G
S
T
B

c,
A
S
Z
+V
DD
T
2
T
1
D
B
T
3
G
S
G
D
S
G
D
Hình 2.1: Cổng logic dùng NMOS kênh cảm ứng.
a, Cổng NOT; b, Cổng NOR ;c, Cổng NAND.
Trong mạch hình 2.1a cổng NOT được thực hiện nhờ công nghệ NMOS kênh cảm
ứng (kênh chỉ có tín hiệu thích hợp cực tính dương xuất hiện ở đầu vào, các vi điện tử số
dựa trên cấu trúc này ký hiệu là E/EMOS).
Trang 24
Bµi gi¶ng Kü thuËt xung sè GV: Bùi Văn Vinh
Mạch gồm 2 MOSFET: T
2

làm chuyển mạch còn T
1
làm tải cố định và luôn dẫn,
điện trở của T
1
khoảng 100 kΩ.
Ngõ vào mạch đặt ở cực G của T
2
, còn ngõ ra lấy ở điểm chung của cực S T
1
và
cực D T
2
. Nguồn phân cực cho mạch giả sử dùng 10V.
Khi V
A
= 10 V, ngõ vào mức cao kích cho T
2
dẫn, trở trên T
2
còn khoảng 1KΩ cầu
phân áp giữa R
T1
và R
T2
cho phép áp ra còn khoảng 0,1V tức là ngõ ra ở mức thấp
Khi V
A
= 0V, ngõ vào ở mức thấp, T
2

ngắt, trở trên nó khá lớn khoảng 10
10
Ω. Cầu
phân áp R
T1
và R
T2
sẽ đặt áp ngõ ra xấp xỉ nguồn, tức là ngõ ra ở mức cao.
Vậy mạch hoạt động như một cổng NOT. Cổng NOT được xem là mạch cơ bản
nhất của công nghệ MOS. Nếu ta thêm T
3
mắc nối tiếp và giống với T
2
thì sẽ được cổng
NAND. Nếu ta mắcT
3
song song và giống với T
2
thì sẽ được cổng NOR. Cổng AND và
cổng OR được tạo ra bằng cách thêm cổng NOT ở ngõ ra của cổng NAND và cổng NOR
vừa được tạo ra.
2.1.3 Họ CMOS: (Complementary MOS)
Ở đây sử dụng các cặp MOSFET kênh n và
kênh p ở chế độ tải tích cực do đó công suất tiêu thụ
rất nhỏ, trung bình khoảng 10µW/cổng. CMOS lại
rất tin cậy vì ngưỡng đổi trạng thái logic bằng
khoảng ½ điện áp nuôi. Tuy nhiên tần số làm việc
và mức tích hợp có phần nào bị hạn chế so với
NMOS. Các vi mạch CMOS thường được dùng
trong các thiết bị điện tử y tế, quân sự, công nghiệp,

…Mặc dù còn rất đắt nhưng chúng có khả năng thay
thế họ NMOS trong tương lai.
Hình 2.2. Cấu tạo một cổng CMOS
Những loại SOSMOS (CMOS trên Saphỉre) và họ HCMOS gần đây đã đạt
được tốc độ xấp xỉ TTL trong khi mật độ tích hợp rất cao (như PMOS). Nhược điểm
của chúng là khi làm việc ở 5V thích hợp với TTL thì tốc độ bị giảm đi nhiều.
a. Phân loại:
Có nhiều loại IC logic CMOS với cách đóng vỏ (package) và chân ra giống như
các IC loại TTL. Các IC có quy mô tích hợp nhỏ SSI vỏ DIP (dual inline package): với
hai hàng chân thẳng hàng 14 hay 16 được dùng phổ biến.
 CMOS cũ họ 4000, 4500:
Hãng RCA của Mỹ đã cho ra đời loại CMOS đầu tiên lấy tên CD4000A. Về sau
RCA có cải tiến để cho ra loạt CD4000B có thêm tầng đệm ra, sau này hãng lại bổ sung
thêm loạt CD4500, CD4700.
Hãng Motorola (Mỹ) sau đó cũng cho ra loạt CMOS MC14000, MC14000B,
MC14500 tương thích với sản phẩm cũ của RCA.
Trang 25