1
MÔN HỌC
Thiết kế board giao tiếp
(Interface Board Design)
By Trần Văn Hùng
Mechatronics Dept
/>Email:
Tài liệu tham khảo
1. Microprofessors and microcpmputers hardware and softwware, Ronaid
J.Tocci, Frank J.Ambrosio, Prentice Hall, 2003
2. Interfacing Sensors To The Pc, Willis J.Tompkin, Jonh G.webster,Prentice
Hall, 1998
3. Microprocessor Interfacing techniques, R. Zaks & A. Lease, Sybex
4. Micro Processor and Interfacing, D. Hall, McGraw Hill;
5. Parallel port complete, J.Axelson, LakeViewReseach
6. Mastering Serial Communication, P.W.Gofton, Sybex
2
Nội dung chương trình
n Ch01: Giao thức ghép nối
n Ch02: Giao diện bus
n Ch03: Giao diện số
n Ch04: Giao diện tương tự
n Ch05: Vi điều khiển
n Ch06: Bàn phím
Các bài toán
1. Thiếtkếmạch điềukhiểnánhsángtheochươngtrình địnhtrước
2. Thiếtkếmạchtrangtríbằng đènLED
3. Thiếtkếmạchnhậndạng điểmphụcvụ(thêm ít nhất 2IC)
4. Thiếtkếmạch đolượngmưa
5. Thiếtkếmạch điềukhiểnnhiệt độ không khí
6. Thiết kế mạch điều khiển nhiệt độ dung dịch

7. Thiết kế mạch đồng hồ điện tử
8. Thiết kế mạch tính thời gian cho các môn điền kinh
9. Thiết kế bảng quang báo
10. Thiết kế mạch khoá điện tử
11. Thiết kế mạch điều khiển thiết bị bằng remote
12. Kết nối bàn phím máy tính với VXL, hiển thị ký tự lên LCD
13. Thiết kế mạch điều khiển Robot chạy theo qũy đạo (sd motor bước)
14. Thiết kế mạch điều khiển tốc độ động cơ DC
15. Thiết kế mạch điều khiển góc quay của môtơ, ổn tốc cho motor.
1
Chương 1: Giao thức ghép nối
n Tín hiệu
n Format
n Tốc độ In/Out
n Lỗi vàkiểm soát lỗi
n Bộ lệnh vàtrả lời
n Kịch bản
1.1 Tín hiệu
Khi thiết kế, xây dựng ghép nối máy tính, cần
chú ý đặc biệt tới các tín hiệu theo yêu cầu:
n Analog/Digital
n Digital: Trạng thái của sự vật, hiện tượng,…
format, mức logic,…
n Analog: Áp/dòng, dải đo, độ phân ly, thời gian
tác động, độ chính xác, độ lặp lại,…giátrị đo
n Hơn một thiết bị? => bus/mạng hay không?
=> dùng bit (trường) địa chỉ -tùy từng người
2
1.1 Tín hiệu (tiếp)
n Nếu dùng bus => Standard bus hay không (ISA, I

2
C,
USB, …hay các bus trên chuẩn RS485)?
n IDE vàLPT –Mode 0 cables làbus? Tại sao?
n Khoảng cách: Xa/gần => Serial, Parallel, có liên
quan đến tốc độ
n Xa: Daisy chain cho tín hiệu hoặc nguồn cấp…
n Các tín hiệu điều khiển trạng thái
n Control signals
n Status signals
n Handshaking sighals
1.1 Tín hiệu (tiếp)
n Daisy chain
n Nối các thiết bị cókhoảng cách từ vài đến vài chục m,
output của port (modul) thứ i nối với input của i+1. Đặc
biệt ở các Field Buses, cóthể lên tới km
n Dùng cho cả tín hiệu \\vànối tiếp, nguồn cấp,
handshaking,…
CPU
……
……
IO_0 IO_1 IO_n
3
1.1 Tín hiệu (tiếp)
n Tính chất vật lý của tín hiệu: làhàm của thời gian,
mức U/I
n Direction: In/Out, chúý về chiều của dòng điện
n Voltage/Current/Optical/Wave
n Chúý Input Voltage
n Mức điện áp: Mức áp? (TTL, CMOS, …)

n Single End (đơn cực) Differrential signal:
n Single End signed:
n Tín hiệu so với một điện thế chuẩn, thường làGND (0 Volt)
n Vídụ: Các tín hiệu trên bus (data, add, control)
n Cón tín hiệu => cóít nhất n+1 dây dẫn
n Nhạy cảm với nhiễu, tốc độ thấp hơn so với cùng chuẩn
1.1 Tín hiệu (tiếp)
n Differential Signal: Tín hiệu vi sai
n n tín hiệu => 2*n dây dẫn ở phía thu
n (Va –Vb)>100mV=> logic 1, tùy thuộc vào chuẩn được áp dụng
n (Va –Vb)<100mV=> logic 0
n Thu: Nếu cóhai dây cócùng kích thước, độ dài, trở kháng,…vàgần
nhau, thìmọi trên h được loại trừ => chịu được nhiễu rất tốt vìphía
thu
n Uin = k(Va –Vb) => những thành phần giống nhau được loại bỏ
n Khoảng cách lớn, tốc độ cao.
n IC: SN75176 của TI làvídụ
n Địa chỉứng dụng: USB cable, Profibus,…
+
-
A
C
B
Đơn cực
Đơn cực
Vc = k(Va –Vb)
4
1.1 Tín hiệu (tiếp)
n Khả năng phối hợp tải – dòng điện ra:
n Số tải

n Chiều dòng điện Sink hay Source
n Nối chung/ghép nối bus đơn giản: 3 state, Mux, Switch.
n Hot swap –hot plugible: yêu cầu Vcc vàtín hiệu
n Cách ly (isolation): Relay, Opto coupler, IrLED
n Bus slot, Connecter, chuẩn, số chân (pin)
1.1 Tín hiệu (tiếp)
MCU
Outport
Buffer
LEDR
5V
5V
Sourse
LEDR
Sink
Hình: Sink Sourse connection
5
1.1 Tín hiệu (tiếp)
Hình: Open collecter
5V
1.1 Tín hiệu (tiếp)
n Connecter
n D shell: DB9, DB25,…
n DIN
n Cable
n Flat
n Coaxial,
n Shield: Cho tín hiệu hoặc
nguồn cấp
n Twisted Pair: 5, 6

n Vi sai
n Optical Fiber
Hình: Connecter
6
1.2 Format
n Thông tin được định dạng theo: binary/hex (ASCII)
VD: 1 số đo nhiệt độ 12 bits, dải giátrị 0 đến 999
0
C. Khi lưu
trong CSDL, truyền tin:
n 12 bits (1,5 byte) tiết kiệm bộ nhớ, thời gian truyền
n ASCII: 3 characters: Dễ quản lý, kiểm soát sai, hiển thị
n Lượng tin lớn => khi trao đổi (với DAS, PLC, GPS,
Digi-Oscillocope,…)
n Header: [tên (bản tin, gói), số thứ tự, ktự bắt tay, ktự đồng
bộ, số ktự/byte trong gói,…] –không mang tin.
n Content: nội dung tin –mang thông tin
n Tailer: Mã bắt tay kết thúc, [mã kiểm lỗi] –không mang tin
1.2 Format (tiếp)
n Byte số liệu/character/frame: (truyền không đồng bộ,
RS-232, RS-485, RS-422): được định dạng thành 1
frame:
n 1 start bit = 0
n 5/6/7/8 data bit, D0 first
n [parity: Even/odd]
n 1/1.5/2 stop bit = 1
CRC16DataPID
8 bits 0 –1023 bytes 16bits
Hình: USB data packet format
7

1.3 Tốc độ In/Out
n Xuất phát từ: Nhu cầu trao đổi thông tin của hệ (tốc độ và
khoảng cách) => chọn kiểu truyền thích hợp, có liên quan đến
tín hiệu:
n Chỉ ra các “bottle_neck”, khắc phục được => xuất hiện các “bottle
neck” ở mức độ thấp hơn
n Phụ thuộc vào khoảng cách –tích số (k/c vàtốc độ)
n Nhiễu: theo công thức của Shannon bps = BW log
2
(1+P/N). Với BW:
bandwidth, P/N: tỷ số công suất tín hiệu/nhiễu
n Đường truyền: (công nghiệp) cáp đồng trục, cáp quang, wireless,…)
n Synchronous/Asynchronous
n Modulation/Demodulation…=>Tốc độ bao nhiêu kbps/kBps?
VD: LPT: SPP mode: 50…100kBps;
RS-232: 2400/4800/9600/19200/…bps
1.4 Lỗi vàkiểm soát lỗi
n Khi trao đổi thông tin thường gây ra lỗi, đặc biệt
truyền xa/chuyển đổi tín hiệu. Nhiều phương pháp
(hardware, Software) hỗ trợ để kiểm tra:
n [Block] check sum –BCC, phần mềm: tính tổng của
tất cả các ký tự, các byte. Kết quả cóthể lấy 1 byte
n VD: ROM BIOS, Ext BIOS started @ chẵn 2K, 2 ô đầu là
mã 0x55 và 0xAA, độ dài của mảng ROM là512 byte;
checksum bù2 sao cho tổng của tất cả các byte vàmã
checksum luôn bằng zero
n CRC, ECC,…vi mạch/software –subroutine
n Parity, 1 hoặc 2 chiều
n Redundancy (RAID), thừa dư
8

1.5 Bộ lệnh vàtrả lời
n Khi ghép Intelligent Devices (Computerized devices –
mouse, KB, Printer, modem, FDC, HDC, RTU…) có
nhiều tham số, chế độ hoạt động => xây dựng bộ lệnh
(command set) vàthông tin trả về (response set)
n Các câu lệnh phần mềm => bớt tín hiệu vàcổng phần
cứng
n Tập hợp các yêu cầu từ CS –command set
n Tập hợp các trả lời, trạng thái –
result/response/reaction set
n Data down/up
n Symtax of command and response (structure and
grammar)
1.6 Kịch bản
n Liệt kê các trường
hợp rồi cóthể áp các
phép toán xử lý tương
ứng để đảm bảo việc
ghép nối: không mất
tin, thừa tin, quẩn,
treo,…
n Thường xây dựng
theo liểu Step List
hoặc chart
n Timeout
n …
t
Hình: Scenario Chart
Master
Slave

ACK
ACK
NACK
9
Vídụ: giao thức giữa PC và VĐK trong việc trao
đổi dữ liệu (U, I, t
0
,…)
n Tín hiệu?
n Format?
n Tốc độ?
n Lỗi?
n Lệnh vàtrả lời?
n Kịch bản?
n ….
1.7 Bài tập
1.Viết chương trình giả lập RS-232
2.Viết chương trình để nhập ký tự trên máy tính rồi
hiển thị ký tự lên LCD
3. Đo giátrị nhiệt độ (độẩm, U, I,…) rồi hiển thị lên
máy tính (gtrị vàdạng biểu đồ).
1
Chương2: Giao diện Bus
n Khái niệm về Bus ghép nối -In/Out Buses
n ISA Bus
n USB
n Philips I
2
C
2.1 Khái niệm về Bus ghép nối

n LàPCB (Printed Circuit Board), Cable
(Copper/Optic), Slot, Connector…
n Nối nhiều thiết bị slave [master], dùng chung: trong
một thời điểm chỉ cómột talker –1 hoặc nhiều
listener
n Bus song song (n bit) hoặc nối tiếp (I
2
C, USB,
Profi,…)
n IO Buses, Mem, CPU, Local Buses
n Thành phần (physical lines/time sharing:
n Address
n Data
n Control/Status/Handshake/datacheck
n Power susply
2
2.2Industry Small Architecture Bus
n ISA, 1984, IBM, PC-104 bus
n Để ghép thêm các card/ thiết bị I/O chuẩn với
Mother Board, 1…12Slots, hiện tại các máy thông
thường không dùng.
n 8/16 bits for data transfers
n 4,77=>8,33 MHz/11.1MHz =>
2.75MWps/5.5MWps max, DMA 16
n Only 1 BusMaster, CPU hoặc DMAC, w AEN
n No data integrity, không kiểm tra parity
n Dùng để ghép nối với các thiết bị chậm, kiểu ký tự:
keyboard, mouse,…
2.2Industry Small Architecture Bus (tiếp)
( />Hình: ISA Bus

3
2.2USB
Hình: USB logo
2.2 USB (tiếp)
n Chia thành nhiều
Tiers
n Các Tiers nối với
các thiết bị: Hub
hoặc chức năng
n Mỗi Tier có
Hub(s)
Hình: USB topology
4
2.2 USB (tiếp)
n Chỉ cómột USB host (USB controller trong hệ
n Devices, có2 loại
n Hub, mở rộng thêm thiết bị nối vào USB
n Các thiết bị chức năng JoyStick, KeyBoard, Printer,
Digital Camera,…
n Các thiết bị chuẩn interface USB theo:
n USB Protocol
n Chuẩn Hđ của USB: config vàreset
n Communication Standard
2.2 USB (tiếp)
n Thông số kỹ thuật:
n 1.5Mbps –Low speed moade và12 Mbps (Revision 1.1)
n Nguồn cấp +5V, vài metre
n Power management
n Revision 2.0: 480Mbps
n Ưu điểm:

n Tín hiệu vi sai phát/thu, bọc kim, chống nhiễu
n CRC Protection đối với data & control fields
n Tự phát hiện attach/detach, xác định cấu hình các thiết bị
tự động ở mức hệ thống
n TimeOut đối với trường hợp mất tin/gói tin lỗi
5
2.2 USB –connecter (tiếp)
2.2 USB –signal (tiếp)
Hình: Signal
6
2.2 USB –signal (tiếp)
Token Packet Format
Start-Of-Frame (SOF) Packet Format
Data Packet Format
Handshake Packet Format
2.3 Philips I
2
C Bus
n Dùng nhiều trong các hệ thống
nhúng (embeded system) như:
mobil phone, TV, ATM,…
n Không cần dùng bus interface chip(s), built-in
n Intergrated addressing & data transfer, cho phép
dùng phần mềm để định cấu hình
n Đơn giản để ghép nối, nhiều µC hỗ trợ I
2
C
n Đơn giản tìm lỗi, khoanh cùng lỗi nhanh
n Giảm thiểu kích thước: 2 wire serial, không cần
dùng các mạch addr decoder và“glue logic”, dùng

phần mềm
n Truyền đồng bộ, 100Kbps standard mode, 400Kps
Fast mode, 3,4Mbps HiSpeed mode
7
2.3 Philips I
2
C Bus (tiếp)
SCL SDA
Device_0
Device_2
Device_4
Device_6
Device_1
Device_3
Device_5
Hình: I
2
C Topology
2.3 Philips I
2
C Bus (tiếp)
Cóthể cónhiều
Masters, trong một
thời điểm chỉ có
1 Master hoạt động
SCL SDA
Slave_0
Master_0
Slave_1
Master_1

Slave4
Slave_2
Slave_3
Hình: Configuration with 2 masters
8
2.3 Philips I
2
C Bus (tiếp)
Hình: Start and stop
2.3 Philips I
2
C Bus (tiếp)
Hình: Data transfer
9
2.3 Philips I
2
C Bus (tiếp)
Hình: Open collecter
5V
2.3 Philips I
2
C Bus –một số chip(tiếp)
n Atmega, PIC,…
n EEPROM, RAM,…
n RTC,…
10
Bài tập chương 2
1.Viết chương trình giả lập I
2
C

1
Chương 3: Digital Interface
n Parallel Interface
n Serial Interface
3.1 Parallel -principle
n In/Out nhiều bit đồng thời, tốc độ nhanh nhưng
khoảng cách gần
n Một đầu IO
n Output Port: latched Output (chốt ra), D-Flip-Flops
n Unlatched In Input
2
3.1 Parallel -principle
n D Flip –Flop (HC373, 374)
n Làmột dãy những phần tử cơ bản của dãy
n D – data, lưu trữ một bit số liệu
n 4/6/8 D flip-flop => tạo ra 4/6/8 bits register, nhiều
register đóng trong một chip làSRAM
3.1 Parallel –principle
D Flip –Flop
n Output:
n Q - ứng với giátrị data input vào thời điểm cóclock
n /Q – đảo của Q.
n Input
n Data bit: 1 hoặc 0
n Clock, thường là sườn lên, ghi nhận giátrị của data và lưu
lại cho tới khi cóbít số liệu khác ghi đèlên
n [Cóth. có] clear –xóa; Preset – đặt trước
n Có2 lo.i: Transparent (HC373) vàMaster-
n Slave (HC374)
3

3.1 Parallel –principle
D Flip –Flop
n Write pin: bit 0 or 1, clock = ↑
n Write bit 0: D flip-flop => Q = 0; /Q = 1 => gate = 1 =>
R(ds) MOSFET = ON => pin = 0
n Write bit 1 D flip-flop => Q = 1; /Q = 0 => gate = 0 =>
R(ds) MOSFET = OFF => pin = 1
n Read pin: (Input line–out “1”firstly)
ReadPin = 0 (!) => open 3 state lower buffer => 1/0 from pin
=> data bus (i)
n ReadLatch (Reading bit out previously):
ReadLatch = 0 (!) => open 3 state higher buffer => 1/0 from
pin => data bus (i)
3.1 Parallel -principle
n Ứng dụng ghép nối LED, DAC,…
Data
U38
74LS374
D0
3
D1
4
D2
7
D3
8
D4
13
D5
14

D6
17
D7
18
OE
1
CLK
11
Q0
2
Q1
5
Q2
6
Q3
9
Q4
12
Q5
15
Q6
16
Q7
19
74LS02
2
3
1
+5V
IOW

CS
Strobe
4
3.1 Parallel -principle
n Ứng dụng ghép nối LED, DAC, ADC, …
3.1 Parallel -principle
n Latched Input Port
n Unlatched Inport
n Latched Inport