cho tín hiệu x và y như hình bt4 1 lần lượt vào các ngõ
Bạn đang xem bản rút gọn của tài liệu. Xem và tải ngay bản đầy đủ của tài liệu tại đây (893.1 KB, 22 trang )
<span class="text_page_counter">Trang 2</span><div class="page_container" data-page="2">
Bài 4.2
</div><span class="text_page_counter">Trang 3</span><div class="page_container" data-page="3">Bài 4.3
<i>Hình này về bản chất giống như mạch chốt ´S− ´R có chân điều khiển là Z. Mạch hoạt động khi Z </i>
=1.
</div><span class="text_page_counter">Trang 4</span><div class="page_container" data-page="4">Bài 4.4
Bài 4.5: Vẽ tiếp dạng sóng ngõ ra Q7-Q0(vẽ vạch ở mức giữa biểu diễn hi-Z,2 vạch mức cao thấp // biểu diễn data ghi mã hex data xuất ra).Mô phỏng trên Proteus:
<b>Nguyên lý hoạt động của IC 74HC573: Cho dữ liệu vào 8 chân đầu vào từ D0 -> D7 khi chân</b>
chốt LE chưa hoạt động hay ở mức thấp thì trạng thái đầu ra chưa thay đổi. Khi chân LE lên mức cao thì dữ liệu đầu ra Q0 -> Q7 sẽ ứng dữ liệu đầu vào tại thời điểm chốt (tạo ra 1 xung). Sau thời điểm chốt dữ liệu đầu ra sẽ không thay đổi khi dữ liệu đầu vào có thay đổi như thế nào đi nữa. Tức là chỉ khi chân chốt LE hoạt động thì dữ liệu đầu ra sẽ thay đổi theo dữ liệu đầu vào tại thời điểm ấy. Còn khi LE khơng hoạt động thì dữ liệu đầu ra sẽ mãi ở trạng thái đó dù đầu vào thay đổi.
</div><span class="text_page_counter">Trang 5</span><div class="page_container" data-page="5">Bài 4.6:
</div><span class="text_page_counter">Trang 6</span><div class="page_container" data-page="6">Bài 4.7:
a) Vẽ sơ đồ logic mạch JK FF từ D FF xung CK kích khởi cạnh lên. Mơ phỏng trên Proteus Bảng hoạt động của JK FF (kích khởi cạnh lên)
</div><span class="text_page_counter">Trang 7</span><div class="page_container" data-page="7">b) Vẽ sơ đồ logic mạch JK FF Master-Slaver từ mạch chốt S-R,xung CK kích khởi cạnh xuống. Mô phỏng trên Proteus.
Câu b này là mở rộng của câu a. Về bản chất mạch chốt S-R có thể hoạt động như một mạch chốt D, nên công việc của ta chỉ cần xây dựng mạch chốt S-R Master-Slaver.
Mô phỏng trên Proteus:
</div><span class="text_page_counter">Trang 9</span><div class="page_container" data-page="9">Bài 4.9 Sử dụng JK FF 74LS/HC112 và các cổng logic thiết kế mạch đếm lên/xuống Mod 10 bất đồng bộ(CK nối tiếp).Tín hiệu điều khiển X=0/1 điều khiển đếm lên/xuống.Thiết kế mạch POR theo FF chọn.Mô phỏng trên Proteus.
</div><span class="text_page_counter">Trang 13</span><div class="page_container" data-page="13">Mô phỏng Proteus:
</div><span class="text_page_counter">Trang 17</span><div class="page_container" data-page="17">Bài 4.13* Lập lại bài tập 4.10,sử dụng bộ đếm đồng bộ.Mô phỏng trên Proteus. Thiết kế mạch tạo chuỗi xung vuông đối xứng chu kỳ 6s,độ rộng xung 3s,từ xung ngõ vào chu kỳ 0.5s
- Đầu tiên mạch đếm đồng bộ nhân 3 chu kỳ ( chia 3 tần số ), sau đó đếm để nhân 4 chu kỳ
</div><span class="text_page_counter">Trang 20</span><div class="page_container" data-page="20">Sóng ngõ vào là sóng màu vàng, sóng ngõ ra có màu đỏ
Bài 4.15
Thiết kế 1 thanh ghi dịch 4 bit dạng SI-PI/PO,tín hiệu X=0/1 điều khiển dịch trái/phải tương ứng. Mô phỏng trên Proteus.
Bước 1: Tạo một thanh ghi 4 bit dạng SI-PI/PO bằng D FF, các cổng vào gồm: INPUT:
<i>I: Tín hiệu vào SI.</i>
<i>D</i><sub>0</sub><i>… D</i><sub>3</sub>: Tín hiệu vào PI.
<i>SH / ´LD: cổng điều khiển cho phép dịch, nạp data (SH / ´LD=1 cho phép ghi dịch dạng SI/PO và SH / ´LD=0 cho phép ghi dịch dạng PI/PO).</i>
<i>R=1 thanh ghi hoạt động bình thường, R=0 thanh ghi reset về 0</i>
<i>S=1</i>
<i>Q</i><sub>0</sub><i>… Q</i><sub>3</sub>: Tín hiệu ra PO.
Bước 2: Tạo thêm cổng X để phục vụ chức năng dịch hai chiều:
Để dịch theo hai chiều ta cần làm sao cho INPUT I có thể linh động vào dữ liệu ở D FF đầu tiên hoặc D F cuối cùng, ngõ ra Q được đưa tới tầng kế tiếp.
Tạo thêm cổng AND cho tín hiệu ngược lại.
</div><span class="text_page_counter">Trang 21</span><div class="page_container" data-page="21">Bước 3: Thiết kế lại INPUT cho thanh ghi:
Gọi đầu khi để data từ I đi vào sẽ dịch sang trái hay phải lần lượt là L, R.
</div>
