Khái quát chung về các IC họ PSoC
2.1. Kiến trúc cơ bản các IC họ PSoC
PSoC là một từ viết tắt của cụm từ tiếng anh Programmable system on chip,
nghĩa là hệ thống khả trình trên một chíp. Các chíp chế tạo theo công nghệ PSoC cho
phép thay đổi được cấu hình bằng cách gán chức năng cho các khối tài nguyên có sẵn
trên chíp. Hơn nữa nó có thể kết nối tương đối mềm dẻo các khối chức năng với nhau
hoặc giữa các khối chức năng với các cổng vào ra. Chính vì vậy mà PSoC có thể
thay thế cho nhiều chức năng nền của một hệ thống cơ bản chỉ bằng một chíp đơn.
Thành phần của chíp PSoC bao gồm: Các khối ngoại vi số và ngoại vi tương tự
có thể cấu hình được, một bộ vi xử lý 8 bit, bộ nhớ chương trình (EEROM) có thể lập
trình được và bộ nhớ Ram khá lớn.
Để lập trình hệ thống, người sử dụng được cung cấp một phần mềm lập trình,
ví dụ như cho các chíp PSoC của Cypress người lập trình phải có phần mềm PSoC
Designer.
Ngoài ra để cài được chương trình điều khiển vào chíp thì người lập trình phải
có một kit phát triển do hãng chế tạo chíp cung cấp (hoặc một bộ nạp).
Phần cứng thiết kế được xây dựng trên cơ sở hướng đối tượng với cấu trúc
module hoá. Mỗi một khối chức năng là một module mềm. Việc lập cấu hình cho
chíp như thế nào là tuỳ thuộc vào người lập trình thông qua một thư viện chuẩn.
Người lập trình thiết lập cấu hình trên chíp chỉ đơn giản bằng cách muốn chíp có
chức năng gì thì kéo chức năng đó và thả vào khối tài nguyên số hoặc tương tự, hoặc
cả hai tuỳ theo chức năng (phương pháp lập trình kéo thả). Việc thiết lập ngắt trên
chân nào, loại ngắt là gì, chân vào ra hoạt động ở chế độ như thế nào đều phụ thuộc
vào việc thiết lập của người lập trình khi thiết kế và lập trình cho PSoC.
Với khả năng đặt cấu hình mạnh mẽ này, một thiết bị đo lường có thể được gói
gọn trên một chíp đơn duy nhất. Chính vì lý do đó, hãng Cypress Microsystems đã
không gọi sản phẩm của mình là vi điều khiển (
µ
C) như truyền thống, mà gọi là hệ
thống có thể lập trình trên một chip và họ hi vọng rằng, với khả năng đặt cấu hình
mạnh mẽ, người sử dụng sẽ có được những thiết bị điều khiển, những thiết bị đó có

giá rẻ, kích thước nhỏ gọn, và sản phẩm PSoC của họ sẽ thay thế được các thiết bị
dựa trên vi xử lý hoặc vi điều khiển đã có từ trước đến nay.
Chíp PSoC (CY8C26443) cung cấp:
2.1.1. Bộ vi xử lý với cấu trúc Harvard
- Tốc độ của bộ vi xử lý lên đến 24MHz;
- Lệnh nhân 8 bit x 8 bit, thanh ghi tích luỹ là 32 bit;
- Hoạt động ở tốc độ cao mà năng lượng tiêu hao ít;
- Dải điện áp hoạt động ở tốc độ cao từ 3,0 đến 5,25V;
- Điện áp hoạt động có thể giảm xuống 1V sử dụng chế độ kích điện áp;
- Hoạt động trong dải nhiệt độ từ - 40
o
C đến 85
o
C.
2.1.2. Các khối ngoại vi có thể sử dụng độc lập hoặc kết hợp
- 12 khối ngoại vi tương tự được thiết lập để làm các nhiệm vụ:
+ Các bộ ADC lên tới 14 bit;
+ Các bộ DAC lên tới 9 bit;
+ Các bộ khuếch đại có thể lập trình được hệ số khuếch đại;
+ Các bộ lọc và các bộ so sánh có thể lập trình được.
- 8 khối ngoại vi số có thể được thiết lập để làm nhiệm vụ:
+ Các bộ định thời đa chức năng, đếm sự kiện, đồng hồ thời gian thực;
bộ điều chế độ rộng xung có và không có dải an toàn ;
+ Các module kiểm tra lỗi (CRC module);
+ Hai bộ truyền thông nối tiếp không đồng bộ hai chiều;
+ Các bộ truyền thông SPI Master hoặc Slave có thể cấu hình được;
+ Có thể kết nối với tất cả các chân vào ra.
P 0
P 1
P 2

P 3
P 4
P 5
I/O Port
Global I/O
Programbale interconect
Analog output
drivers
Analog input
muxing
Clock to analog
Comparator
outputs
Plash Program
Memory

Oscillator
And PLL
SRAM
memory
MAC
Multiply
Accumlate
M8C CPU
Core
Decimator Watchdog
Sleep Timer
LVD/POR Interrupt
Controller
D

B
A
0
0
Array of Digital PSoC blocks
Internal system bus
D
B
A
0
1
D
B
A
0
2
D
B
A
0
3
D
B
A
0
4
D
B
A
0

5
D
B
A
0
6
D
B
A
0
7
A
C
A
0
0
A
C
A
0
1
A
C
A
0
2
A
C
A
0

3
A
S
A
1
2
A
S
B
1
3
A
S
A
1
0
A
S
B
1
1
A
S
B
2
2
A
S
A
2

3
A
S
B
2
0
A
S
A
2
1
Array of Analog PSoC blocks
Hình 2.1. Sơ đồ khối cấu trúc của PSoC (CY8C26443)
2.1.3. Bộ nhớ linh hoạt trên chíp
- Không gian bộ nhớ chương trình Flash từ 4K đến 16K, phụ thuộc vào
từng loại chíp với chu kỳ ghi xóa cho bộ nhớ là 50.000 lần;
- Không gian bộ nhớ RAM là 256byte;
- Chíp có thể lập trình thông qua chuẩn nối tiếp (ISP);
- Bộ nhớ Flash có thể được cung cấp từng phần;
- Chế độ bảo mật đa năng tin cậy;
- Có thể tạo được không gian bộ nhớ Flash trên chíp lên tới 2.304 byte.
2.1.4. Có thể lập trình được cấu hình cho từng chân của chíp
- Các chân vào ra ba trạng thái sử dụng Trigger Schmit;
- Đầu ra logic có thể cung cấp dòng 25mA với điện trở treo cao hoặc thấp
bên trong;
- Thay đổi được ngắt trên từng chân;
- Đường ra tương tự có thể cung cấp dòng tới 40mA;
- Đường ra đa chức năng có thể từ 6 đến 44 tuỳ thuộc vào từng loại chíp.
2.1.5. Xung nhịp của chíp có thể lập trình được
- Bộ tạo xung dao động 24/48MHz ở bên trong (độ chính xác là 2,5%

không cần thiết bị ngoài);
- Có thể lựa chọn bộ dao động ngoài lên tới 24MHz;
- Bộ tạo dao động thạch anh 32,768KHz bên trong;
- Bộ tạo dao động tốc độ thấp bên trong sử dụng cho Watchdog và Sleep.
2.1.6. Ngoại vi được thiết lập sẵn
- Bộ định thời Watchdog và Sleep phục vụ chế độ an toàn và chế độ nghỉ;
- Module truyền thông I
2
C Master và I
2
C Slave tốc độ lên tới 400KHz;
- Module phát hiện điện áp thấp được cấu hình bởi người sử dụng.
2.1.7. Công cụ phát triển
- Phần mềm phát triển miễn phí (PSoC
TM
Designer);
- Bộ lập trình và bộ mô phỏng với đầy đủ tính năng;
- Mô phỏng tốc độ cao.
2.2. Các thanh ghi
2.2.1 Các thanh ghi của CPU
Các họ chíp PSoC dựa trên bộ vi xử lý mạnh mẽ 8 bit với cấu trúc Harvard (cấu
trúc Harvard là cấu trúc mà bus địa chỉ, bus dữ liệu và tín hiệu điều khiển bộ nhớ
chương trình và bộ nhớ dữ liệu độc lập nhau).
Nó gồm có 5 thanh ghi điều khiển hoạt động chính của CPU. Những thanh ghi
này bị tác động bởi những lệnh khác nhau. Người sử dụng có thể truy cập trực tiếp
vào các thanh ghi này thông qua không gian bộ nhớ các thanh ghi.
A
X
PC
SP

F
Registers
RAM
ROM
Bank 0
256 byte
Bank 1
256 byte
Page 0
256 byte
SROM
Flash
Mx64
Byte
bloCks
IOW IOR XIO
MW MR
ID [7;0] PC [15;0]
LEGEND
M: Total number of Flash blocks in device
XIO: Register bank selection
IOR: Register Read
IOW: Register Write
MR: Memory Read
MW: Memory Write
Hình 2.2. Cấu trúc liên kết của CPU với bộ nhớ (cấu trúc Harvard)
DB [7;0]


DA [15;0]

Bộ đếm chương trình là một thanh ghi 16 bit (CPU_PC), nó cho phép người
lập trình truy cập trực tiếp vào toàn bộ không gian bộ nhớ chương trình trên chíp (16
kbytes đối với thành viên lớn nhất). Đây là một không gian nhớ liên tục và không cần
phải tạo thành trang.
Các thanh ghi của CPU được cho trong bảng sau:
Bảng 2.1. Các thanh ghi của CPU
Thanh ghi Mã gợi nhớ
Flags (Thanh ghi cờ) CPU_F
Program Counter (Thanh ghi đếm chương trình ) CPU_PC
Accumulator (Thanh ghi chứa) CPU_A
Stack Pointer (Thanh ghi con trỏ) CPU_SP
Index (Thanh ghi chỉ số) CPU_X

- Thanh ghi của CPU
+ Thanh ghi chứa (Accumulator) là một thanh ghi đa mục đích, nó thường được sử
dụng để lưu giữ kết quả của bất cứ một lệnh nào sử dụng chế độ địa chỉ nguồn.
+ Thanh ghi chỉ số được dùng để lưu giữ giá trị Offset trong chế độ địa chỉ chỉ
số. Tiêu biểu là nó được dùng để địa chỉ một khối dữ liệu bên trong không gian nhớ
dữ liệu.
+ Thanh ghi con trỏ Stack (Stack Pointer) lưu giữ địa chỉ của đỉnh ngăn Stack
trong không gian dữ liệu. Nó bị tác động bởi những lệnh như là PUSH, POP,
LCALL, RETI và RET. Nói chung là tất cả những lệnh có liên quan đến Stack của
phần mềm, nó cũng có thể ảnh hưởng bởi lệnh SWAP và lệnh ADD.
+ Thanh ghi cờ (Flags) có ba bit trạng thái: Bit cờ không - Zero Flag bit [1];
bit cờ nhớ - Carry Flag bit[2]; bit Supervisory State[3]. Bít cho phép ngắt toàn cục -
Global Interrupt Enable bit[0] được dùng để cho phép hoặc cấm toàn bộ các ngắt. Các
cờ trên bị ảnh hưởng bởi lệnh toán học, những lệnh logic
- Định dạng của lệnh
+ Lệnh 1 byte
Lệnh 1 byte là lệnh không dùng địa chỉ hay dữ liệu như toán hạng. Lệnh 1 byte

sử dụng một mã lệnh 8 bit ví dụ như RET, ASR, INC, DEC
Bảng 2.2. Dạng lệnh 1 byte
Byte 0
8-Bit Opcode
+ Lệnh 2 byte
Lệnh 2 byte là lệnh dùng duy nhất một toán hạng là dữ liệu hay địa chỉ. Lệnh 2
byte sử dụng byte đầu tiên để chứa mã lệnh, byte thứ hai để chứa dữ liệu hoặc địa chỉ
hoặc nó sử dụng 4 bit đầu cho mã lệnh và 12 bit sau cho địa chỉ.
Bảng 2.3. Dạng lệnh 2 byte
Byte 0 Byte 1
4-Bit Opcode 12 Bit relative address
8-Bit Opcode 8 Bit data
8-Bit Opcode 8 Bit address
+ Lệnh 3 byte
Lệnh loại này sử dụng 3 byte bởi vì nó được sử dụng để di chuyển dữ liệu giữa
hai địa chỉ trong không gian địa chỉ mà người sử dụng có thể truy nhập. Hoặc nó
dùng để lưu giữ một giá trị địa chỉ tuyệt đối 16 bit trong các lệnh LCALL và LJMP.
Bảng 2.4. Dạng lệnh 3 byte
Byte 0 Byte 1 Byte 2
8-Bit Opcode 16- Bit address (MSB, LSB)
8-Bit Opcode 8- Bit Data 8- Bit Data
8-Bit Opcode 8- Bit Address 8- Bit address
2.2.2. Thanh ghi ngắt
Bộ điều khiển ngắt cho phép một đoạn mã của người lập trình được thực hiện
mỗi khi có một ngắt sinh ra từ các khối chức năng trong chíp PSoC. Mỗi một khối số
có một ngắt riêng và mỗi cột khối tương tự cũng có một ngắt riêng. Mỗi một ngắt cho
nguồn cấp, chế độ ngủ, xung nhịp thay đổi, và một ngắt toàn cục cho các chân vào ra
đa chức năng.
Dẫy các sự kiện xẩy ra khi một ngắt được thi hành như sau:
- Khi một ngắt được kích hoạt, có thể là do một điều kiện ngắt được sinh ra (do

tràn bộ đếm chẳng hạn) và trước đó thông báo ngắt cho phép bởi thanh ghi mặt nạ
che ngắt, hoặc có một ngắt đang chờ được xử lý và GIE (global Interrupt enable - cho
phép ngắt toàn cục) được đặt từ 0 sang 1 trong thanh ghi cờ của CPU.
- Lệnh thi hành hiện thời kết thúc ở biên giới lệnh (biên giới lệnh là thời điểm
CPU chuyển từ lệnh này sang lệnh khác).
- Thủ tục ngắt bên trong được thực hiện, tiêu tốn 13 chu kỳ máy. Trong khoảng
thời gian này CPU thực hiện những công việc sau:
+ Lưu byte cao, byte thấp của bộ đếm chương trình (PCH và PCL) và thanh
ghi cờ (CPU_F) vào trong Stack theo thứ tự trên.
+ Thanh ghi cờ được xóa trắng và từ đó bit GIE bị xóa về 0 và những ngắt mới
sinh ra tạm thời bị cấm.
+ Byte cao của bộ đếm chương trình (PC[15:8]) được xóa về 0.
+ Vector ngắt được đọc từ bộ điều khiển vector ngắt và giá trị của nó được đặt
vào trong byte thấp của bộ đếm chương trình trỏ vào địa chỉ thích hợp trong bảng
vetor ngắt.
Bảng 2.5. Bảng vector ngắt của CY8C26443
Mức ưu tiên ngắt Địa chỉ Tên ngắt
0(Cao nhất) 0000h Reset
1 0004h Supply Voltage Monitor
2 0008h Analog Column 0
3 000Ch Analog Column 1
4 0010h Analog Column 2
5 0014h Analog Column 3
6 0018h VC3
7 001Ch GPIO
8 0020h PSOC Block DBB 00
9 0024h PSOC Block DBB 01
10 0028h PSOC Block DBB 02
11 002Ch PSOC Block DBB 03
12 0030h PSOC Block DBB 10

13 0034h PSOC Block DBB 11
14 0038h PSOC Block DBB 12
15 003Ch PSOC Block DBB 13
24 0060h I
2
C
25(Thấp nhất) 0064h Sleep Timer
- Chương trình sẽ thi hành vector trong bảng vector ngắt. Nhìn chung thì một
lệnh LJMP trong bảng vector ngắt sẽ chuyển sự thi hành của CPU tới trình phục vụ
ngắt của người dùng để phục vụ ngắt này.
- Trình phục vụ ngắt được thi hành. Lưu ý rằng tất cả các ngắt đều bị vô hiệu
hóa kể từ khi bit GIE = 0. Các ngắt khác có thể được mở lại trong trình phục vụ ngắt
nếu cần thiết bằng cách đặt bit GIE =1.
- Khi phục vụ ngắt kết thúc với lệnh RETI thì thanh ghi cờ (CPU_F), byte thấp
và byte cao của bộ đến chương trình được lấy ra khỏi Stack theo đúng trình tự trên.
Từ khi thanh ghi cờ (CPU_F) được khôi phục lại giá trị thì nó sẽ cho phép các ngắt
(GIE =1).
- Chương trình sẽ bắt đầu thi hành ở lệnh kế tiếp, ngay sau khi lệnh được thực
hiện trước khi xẩy ra ngắt. Tuy nhiên, nếu như có ngắt đang chờ được phục vụ thì nó
sẽ được thực hiện trước.
2.2.3. thanh ghi của các cổng vào ra đa chức năng
Cổng vào ra đa chức năng cung cấp cho CPU một giao diện với bên ngoài.
Chúng đòi hỏi một số lượng lớn thanh ghi cấu hình để hỗ trợ cho nhiều hoạt động
vào/ ra bao gồm cả số và tương tự.
Các cổng vào đa chức năng đều có độ rộng là 8 bit/1cổng. Mỗi một cổng
vào/ra bao gồm 8 khối GPIO giống hệt nhau. Mỗi một khối GPIO đều được kết nối
với bit có số thứ tự tương ứng trong địa chỉ và thanh ghi. Bởi vậy, những thanh ghi
thực sự chỉ dành cho một cổng (bao gồm 8 khối GPIO). Trong đó thì vị trí của các
bit sẽ chỉ rõ là khối GPIO nào trong 8 khối được điều khiển với cổng vào ra.
Mỗi một khối GPIO có thể được sử dụng cho những kiểu vào ra sau:

+ Vào ra số (Vào ra số điều khiển bởi phần mềm)
+ Vào ra toàn cục (Vào ra cho các khối PSoC số)
+ Vào ra tương tự (Vào ra cho các khối PSoC tương tự)
Mỗi một chân vào ra đều có vài chế độ hoạt động cũng như là khả năng tạo
ngắt. Trong khi tất cả chân đều được nối vào đường vào ra số, thì một vài chân lại
không được kết nối với chức năng vào ra của khối tương tự hoặc bus toàn cục.
- Vào ra số
Một trong những chức năng hoạt động cơ bản của cổng vào ra đa chức năng là
cho phép CPU gửi thông tin ra ngoài chíp và lấy thông tin từ bên ngoài vào. Điều này
được thực hiện nhờ thanh ghi dữ liệu cổng (Port Data Register- PRTxDR). Việc viết
dữ liệu vào thanh ghi PTRxDR sẽ lưu lại trạng thái dữ liệu, mỗi bit cho một chân
GPIO. Trong chế độ thường thì mỗi chân GPIO sẽ lập lại bit dữ liệu đó. Nghĩa là khi
ta viết một giá trị vào trong thanh ghi dữ liệu PRTxDR thì ở đầu ra của cổng tương
ứng sẽ có giá trị giống như trong thanh ghi dữ liệu. Điện áp thực ở chân ra phụ thuộc
vào chế độ hoạt động của chân tại bên ngoài được nối vào chân đó.
CPU có thể đọc giá trị của một cổng bằng cách đọc giá trị của thanh ghi
PRTxDR. Khi CPU đọc giá trị của PRTxDR thì giá trị điện áp hiện thời của chân vào
ra sẽ được chuyển đổi sang giá trị logic và được trả về cho CPU. Hoạt động này sẽ
đọc giá trị điện áp của chân vào ra chứ không phải là đọc về giá trị chốt của thanh ghi
PRTxDR.
- Vào ra toàn cục (Global IO)
Các cổng vào ra đa chức năng cũng được nối liền với các khối số thông qua các
vào ra toàn cục. Tính năng vào ra toàn cục của mỗi cổng được mặc định ở trạng thái
tắt. Để sử dụng được tính năng này thì có 2 thông số cần phải thay đổi.
Thứ nhất để cấu hình cho một chân GPIO hoạt động như là một đầu vào toàn
cục thì bit lựa chọn cổng toàn cục cần phải được set để yêu cầu GPIO sử dụng thanh
ghi PRTxGS.
Thứ hai là chế độ hoạt động của GPIO cần phải đưa về trạng thái cao trở. Để
cấu hình cho chân GPIO hoạt động như là một đầu ra toàn cục thì bit lựa chọn cổng
toàn cục cần phải được set lần nữa. Nhưng trong trường hợp này thì chế độ hoạt động

của GPIO là bất kỳ trừ chế độ cao trở.
- Vào ra tương tự
Tín hiệu tương tự có thể được truyền dẫn giữa CPU và chân của chíp thông qua
chân AOUT của khối. Chân này được nối với khối thông qua một điện trở (khoảng
300Ω). Chân vào ra đa chức năng cần phải đưa về chế độ cao trở trong trường hợp
này.
2.2.4. thanh ghi của các bộ tạo dao động
- Bộ tạo dao động chính bên trong
Đầu ra của bộ IM0 có 2 loại, một loại là SYSCLK có thể là nguồn xung nhịp
24MHz ở bên trong hay nguồn xung nhịp bên ngoài, một loại là SYSCLK2x có tần số
xung nhịp gấp đôi SYSCLK. Khi không có đầu vào chính xác cao từ bộ dao động
thạch anh 32KHz thì độ chính xác của nguồn xung nhịp 24/48MHz ở bên trong sẽ là ±
2,5% đối với giải nhiệt độ và hai mức điện áp hoạt động (3,3V± 0,3V và 5,0V± 5%).
Không cần thêm một thành phần bên ngoài nào để đạt được mức độ chính xác này.
Có một lựa chọn để chốt pha của bộ dao động bên trong này sang bộ dao động
thạch anh bên ngoài. Vì thế việc lựa chọn thạch anh và độ chính xác của nó quyết
định tính chính xác của bộ dao động ngoài. Bộ dao động thạch anh bên ngoài cần
phải ổn định trước khi chốt tần số dao động của bộ dao động chính bên trong vào
nguồn xung nhịp này.
Bộ IMO có thể được khoá khi sử dụng nguồn xung nhịp bên ngoài. Bởi vậy,
mạch nhân đôi tần số (SYSCLK2x) có thể được ngắt để tiết kiệm năng lượng cho hệ
thống. Lưu ý rằng khi sử dụng nguồn xung nhịp bên ngoài, nếu như SYSCLK2x
được cần đến thì IMO không thể bị khoá.
- Bộ dao động tốc độ thấp nội tại
ILO là bộ phát xung nhịp nội tại tốc độ thấp 32KHz. Nó có khả năng sinh ra
ngắt để đánh thức chế độ ngủ và reset lại đồng hồ Watchdog. Bộ tạo dao động này
cũng được sử dụng như là một nguồn xung nhịp cho các khối số.
Bộ ILO có thể hoạt động ở ba chế độ: Chế độ bình thường, chế độ nguồn giảm
hoặc chế độ tắt (không sử dụng). Chế độ bình thường tiêu thụ nhiều năng lượng hơn
cho độ chính xác của tần số xung nhịp. Chế độ nguồn giảm luôn luôn được dùng khi

chíp đang ở trạng thái nguồn giảm (nghỉ) và có thể được lựa chọn khi chíp đang hoạt
động, nhưng nó sẽ phát ra một nguồn xung nhịp có độ chính xác kém hơn so với chế
độ bình thường.
- Bộ tạo dao dộng thạch anh 32KHz (ECO)
Mạch tạo dao động thạch anh 32 KHZ cho phép người sử dụng thay thế bộ tạo
dao dộng bên trong (ILO) với một bộ tạo dao động bên ngoài với độ chính xác cao
hơn, giá thành thấp và năng lượng tiêu hao ít.
XTALIn
P1[1]
XTALOut
P1[0]
C1 C2
Vdd Vdd
Crystal
Mạch tạo dao động thạch anh sử dụng một thạch anh giá rẻ và hai tụ nhỏ là
thành phần bên ngoài. Tất cả các thành phần khác đều nằm trong chíp PSoC. Bộ dao
động thạch anh có thể cấu hình để cung cấp một tham chiếu đến bộ tạo dao động bên
trong (IMO) trong chế độ PLL để tạo ra nguồn xung nhịp hệ thống 24 MHz với độ
chính xác cao hơn.
Chân XTALIN và chân XTALOUT hỗ trợ kết nối với thạch anh 32,768 KHz
thể hiện trên hình 2.3.
Hình 2.3. Tạo bộ dao động ngoài
Các bước của vi chương trình cần phải thực hiện trong việc chuyển đổi giữa bộ
phát xung nhịp chậm nội tại sang bộ phát xung nhịp thạch anh 32 KHz như sau:
+ Tại thời điểm reset, chíp bắt đầu hoạt động và nó sử dụng bộ phát xung nhịp
chậm nội tại.
+ Lựa chọn khoảng thời gian nghỉ 1 giây như là khoảng thời gian để ổn định
bộ phát xung nhịp.
+ Cho phép bộ phát xung nhịp thạch anh 32 KHz
+ Bộ phát xung nhịp thạch anh 32KHz trở thành nguồn xung nhịp được lựa

chọn tại thời điểm kết thúc một giây nói trên. khoảng thời gian nghỉ cho phép bộ phát
xung nhịp có thời gian để ổn định trước khi nó trở thành nguồn cung cấp xung nhịp.
+ Ngắt sleep không được mở trong khi việc chuyển đổi đang diễn ra. Reset lại
Sleep Timer để đảm bảo khoảng thời gian nghỉ cần thiết (nếu như nó không giao tiếp
với bất kỳ một hệ thống thời gian thực nào). Lưu ý rằng bộ phát xung nhịp tốc độ
thấp vẫn tiếp tục chạy cho đến khi chuyển hẳn sang bộ phát xung nhịp ngoài nhờ vào
ngắt của Sleep Timer.
+ Thông thường nên đợi hết một giây để bộ phát xung nhịp ổn định rồi mới
cho phép chế độ PLL chốt tần số bộ phát xung nhịp nội tại với tần số của bộ phát
xung nhịp thạch anh 32KHz.
2.3. Hệ thống số
Hình 2.4 dưới đây mô tả cấu trúc cao nhất của hệ thống số trong PSoC.
- Liên kết số toàn cục
Bảng 2.6. Sự sắp xếp bus toàn cục tới các cổng
Global Bus Ports
GIO[7: 0], GOE[7: 0] P1, P3, P5
GIO[7: 0], GOE[7: 0] P0, P2, P4
GDI là một cấu hình kết nối trong dãy tín hiệu hỗn hợp PSoC có mật độ chung
nhất.
GID bao gồm bốn đường bus 8 bit. Hai đường bus là bus đầu vào cho phép tín
hiệu đi từ chân của chíp vào CPU những bus này được gọi là Global input Odd (GIO
[7:0]) và Global Input even (GIE [7:0]). Hai bus khác là bus đầu ra cho phép tín hiệu
đi từ CPU đến các chân của chíp. Chúng được gọi là Global output Odd (GOO[7:0])
và Global output even (GOE [7:0]). Từ “Odd” và ”Even” trong phần tên của bus chỉ
ra rằng cổng nào của chíp có thể được kết nối với bus. Những đường bus có tên
“Odd” được kết nối với tất cả các cổng được đánh số lẻ và những bus có tên “Even”
được kết nối với tất cả các cổng được đánh số chẵn. Lưu ý rằng từ Odd và Even trong
tên bus ám chỉ các cổng chứ không phải là các chân.
Digital system
Digital PSoC

Block Array
To Analog System
Digital
Clocks
From Core
System BUS
Global Digital Interconnect
Port5 Port4 Port3 Port2 Port1 Port0
DB DB
DBDB
DC DC
DC DC
Hình 2.4. Sơ đồ khối hệ thống số
Những ngoại vi được tạo bởi khối PSoC số.
- Các bộ định thời 8, 16, 24, 32 bit với các đặc điểm sau:
+ Độ rộng thanh ghi 8, 16, 24, 32 bit, sử dụng 1, 2, 3, 4 khối PSoC số
theo thứ tự;
+ Xung nhịp nguồn lên tới 48 MHz;
+ Tự động nạp lại chu kỳ sau khi đếm xong;
+ Khả năng chụp (capture) lên tới 24 MHz;
+ Đầu ra đếm kết thúc có thể được sử dụng như đầu vào xung nhịp cho các
chức năng số và tương tự khác;
+ Lựa chọn chế độ ngắt khi đếm kết thúc, chụp hoặc là khi bộ đếm đạt một giá
trị đặt trước.
Các Module bộ định thời là các bộ đếm lùi với chu kỳ có thể lập trình được, có
khả năng chụp giữ. Xung nhịp và các tín hiệu cho phép có thể được lựa chọn từ
nguồn ngoài hoặc từ xung nhịp hệ thống. Sau khi đã khởi động, bộ định thời hoạt
động liên tục và tự động tải chu kỳ từ thanh ghi chu kỳ mỗi khi đếm kết thúc. Các sự
Interrupt
Compare out

Row bus
Terminal
count out
Comparator
Period
Registor
Compare
registor
Load TC
capture
count
Data
Data Counter
capture
clock
16:1
15:1
n
n
n
4
Hình 2.5. S nguyên lý b nh th iơđồ ộđị ờ
System bus
Analog Bi - Columns
To Digital
System
Digital
Clock
From Core
Analog

Refs
Analog
Input
Muxing
Analog PSoC Block Array
Global Analog Interconnect
CT
CT CT CT
SCSCSCSC
SC SC SC SC
Analog system
Port2 Port0
Analog
Driver
Hình 2.6. Sơ đồ khối của hệ thống tương tự trong PSoC
kiện có thể chụp giữ giá trị đếm hiện thời của timer bằng cách xác nhận sườn xung
của tín hiệu chụp giữ ở đầu vào. Trong mỗi chu kỳ, bộ định thời sẽ so sánh giá trị
đếm với giá trị đặt trong thanh ghi compare để kiểm tra điều kiện “ Less than ” hay
“Less than or Equal to ”. Các ngắt có thể được sinh ra dựa trên tín hiệu đếm kết thúc
hoặc điều kiện so sánh.
- Các bộ đếm 8, 16, 24, 32 bit với các đặc điểm sau:
+ Độ rộng thanh ghi đếm 8, 16, 24, 32 bit, tương ứng chiếm 1, 2, 3, 4 khối
PSoC số theo thứ tự;
+ Xung nhịp nguồn lên tới 48 MHz;
+ Tự động nạp lại chu kỳ sau khi đếm kết thúc;
+ Độ rộng xung có thể lập trình được;
+ Có đầu vào cho phép, không cho phép hoạt động đếm liên tục.
Module bộ đếm 8, 16, 24 và 32 là những bộ đếm lùi có chu kỳ và độ rộng xung
có thể lập trình được. Xung nhịp và các tín hiệu cho phép có thể được lựa chọn từ bộ
định thời chuẩn của hệ thống hay nguồn ngoài. Sau khi được khởi động, bộ đếm được

hoạt động liên tục và sẽ tải lại các giá trị bên trong của nó từ thanh ghi chu kỳ sau khi
đạt đến giá trị đếm kết thúc. Trong mỗi chu kỳ xung nhịp, bộ đếm sẽ so sánh giá trị
đếm hiện thời với giá trị lưu giữ trong thanh ghi so sánh.
Điều kiện so sánh là “ Less than ” hay “Less than or Equal to ” được kiểm tra
liên tục trong mỗi chu kỳ xung nhịp. Đầu ra so sánh cung cấp mức logic có thể được
dẫn tới các chân Hoặc các module khác. Một ngắt có thể được bật lên khi bộ đếm đạt
đến giá trị giới hạn hoặc khi đầu ra so sánh được xác định.
2.4. Hệ thống tương tự
Hình 2.6 dưới đây cho thấy kiến trúc của hệ thống tương tự trong PSoC
Các khối PSoC là những tài nguyên có thể cấu hình được. Các khối tương tự
trên chíp PSoC sẽ giảm thiểu sự cần thiết cho nhiều loại chíp và những thiết bị ngoại
vi bên ngoài. Các khối PSoC tương tự được cấu hình để cung cấp những chức năng
ngoại vi đa dạng. Phần mềm PSoC Desiger tích hợp với môi trường phát triển sẽ
cung cấp cho ta cấu hình tự động của các khối PSoC bằng cách lựa chọn những chức
năng mong muốn.
Mỗi một khối Analog có rất nhiều khả năng cho đầu vào và một vài đầu ra.
Những đầu vào tới những khối này bao gồm cả những tín hiệu tương tự từ những
khối khác. Nguồn điện áp tham chiếu có thể lấy từ trong chíp hay ngoài chíp tuỳ ý.
Có ba loại khối PSoC: Khối thời gian liên tục (Continues Time - CT), khối
chuyển mạch cho tụ điện (Switch Capacitior - SC) loại C và loại D. Những khối
tương tự này được tổ chức thành các cột. Có bốn cột trong dòng họ CY8C26443.
Một cột khối tương tự bao gồm 1 khối CT, 1 khối SC loại C và 1 khối SC loại D.
Những khối trong cùng một cột sẽ sử dụng nguồn xung nhịp như nhau.
Mỗi một khối tương tự có 3 đầu ra:
- Bus đầu ra tương tự (ABUS) là một đầu ra được chia sẻ với các khối trong
cùng một cột. Trong một thời điểm chỉ có duy nhất một khối được phép sử dụng bus
đầu ra này. Đây cũng là bus đầu ra tương tự duy nhất trực tiếp kích thích cho chân ra
tương tự;
- Bus so sánh là một bus số được chia sẻ với các khối trong cùng một cột. Tại
một thời điểm chỉ có duy nhất một khối được phép sử dụng bus so sánh này;

- Đầu ra nội bộ trong khối CT được dùng để kết nối với các khối liền kề
Hình 2.7. Sơ đồ giao diện của một cột khối tương tự
Data output
From
DBBxx
Data output
From
DCBxx
One analog column
Continuous Time Block
CMP Latch
CBUS
Driver
Transparent, PHI1 or PHI2

PHI1 or PHI2
CMP Latch

PHI1 or PHI2
CBUS
Driver
CBUS
Driver

Swiched Capacitor Block

Swiched Capacitor Block
analog comparator Bus Slice
Incremental Gate Input
Multiplexer, One per Divice

( From Digital Blocks )
Incremental Gate, One per Column
( From Digital Blocks )
INC SEL
Latch
LUT
From col ( i+1)
From col ( i -1)
PHI2
Comlumn Interupt

PHI2

BYPASS
Output to Sar
Accelerator Input Mux
Destinations
1. Comparator
Register
2. Data Inputs
For
Digital Block
3. Input to
Decimator

CMP Latch
12 khối PSoC tương tự có thể hoạt động độc lập hoặc kết hợp với các khối số để
có
được những chức năng thích hợp. Với điện áp tham chiếu chính xác sẽ cho phép việc
so sánh tương tự rất chính xác;

2.4.1. Mô tả cấu trúc
- Giao diện bus dữ liệu tương tự
Giao diện bus tương tự cách ly dãy tương tự và những thanh ghi giao diện hệ
thống tương tự với bus dữ liệu hệ thống CPU để giảm thiểu tải cho bus. Bộ truyền nhận
được bổ sung với bus dữ liệu hệ thống để cách ly bus dữ liệu tương tự với bus dữ liệu hệ
thống. Điều này đòi hỏi phải tạo ra một hệ thống bus tương tự nội bộ.
- Giao diện bus với so sánh tương tự
Mỗi một cột tương tự có một bus so sánh kết hợp với nó. Tất cả các khối PSoC
tương tự đều có một đầu ra so sánh có thể trực tiếp kích thích bus so sánh này. Tuy
nhiên tại một thời điểm chỉ có một khối duy nhất trong một cột được phép kích thích
cho bus so sánh này. Đầu ra của bus so sánh này có thể kích thích cho các khối số
như là một đầu vào dữ liệu. Nó cũng có thể phục vụ như là một đầu vào cho bộ
decimator, hoặc một đầu vào ngắt.
- Nguồn xung nhịp cho các khối tương tự
Các khối SC yêu cầu các pha không gối lên nhau. Những khối này được phân
chia thành bốn cột, hai khối cho một cột. Mỗi cột có đầu vào xung nhịp riêng và
nguồn xung nhịp này sử dụng chung cho các cột. Có bốn lụa chọn xung nhịp đầu vào
đó là 24V1, 24V2, ACLK0, ACLK1. nguồn xung nhịp 24V1, 24V2 là nguồn xung
nhịp hệ thống. Hai nguồn xung nhịp ACLK0, ACLK1 là hai đầu vào lựa chọn nguồn
xung nhịp lấy từ các khối PSoC số nhằm có được một nguồn xung nhịp thích hợp.
- Giao diện giữa hệ thống tương tự với các chân vào ra
P0[6]
P0[4]
P0[2]
P0[0]
P2[6]
P2[4]
P2[2]
P2[0]
P0[7]

P0[5]
P0[3]
P0[1]
P2[3]
P2[1]
8 Pin Part
20 Pin Part
28 to 48 Pin Part
Array Input Configuration
Refin
Agndin
Acb00 Acb01 Acb02 Acb03
Asc10 Asd11 Asc12 Asd13

Asd20 Asc21 Asd22 Asc23
Acol1mux Acol2mux
Interface to
Digital system
Reference
Generator
Aci1[1:0] Aci2[1:0] Aci1[1:0] Aci1[1:0]
Microcontroller interface (addrees bus, data bus)
RefHI AGNDIn
RefLo RefIn
ANGD Bandgap

+Thanh ghi cấu hình vào ra tương tự AMX_IN
Thanh ghi AMX_IN là thanh ghi lựa chọn đầu vào từ chân vào ra của bộ
MUX cho các cột tương tự. Các giá trị của hai bit tương ứng sẽ cho phép lựa chọn
được 4 đầu vào tương ứng với 4 chân đã được quy định cho nó. Cột ACI1 có thêm bộ

lựa chọn ACOL1MUX cho phép lựa chọn giữa hai đầu ra của bộ ACI0 và ACI1.
Tương tự như vậy cột ACI2 có thêm bộ lựa chọn ACOL2MUX cho phép lựa chọn
giữa hai đầu ra của bộ ACI2, ACI3. Những bit điều khiển do ACOL1MUX và
ACOL2MUX được đặt tạo thanh ghi ABF_CR0. ngoài ra còn có thêm bốn đường
analog trực tiếp vào các khối SC.
+Thanh ghi cấu hình vào ra tương tự ABF_CR0
Đây là thanh ghi điều khiển các đầu vào tương tự từ cổng 0 và các bộ khếch
đại đệm cho các đầu ra tới các chân tương tự.
Bit 7: ACOL1MUX lựa chọn đầu ra của bộ ACI0 hay ACI1 cho cột tương tự
1.
Bit 6: ACOL2MUX lựa chọn đầu ra của bộ ACI2 hay ACI3 cho cột tương
tự 2.
Bit 5 tới bit 2: mở và khoá bộ khuếch đại cho từng cột.
Bit 1: Bypass. Chế độ Bypass sẽ nối đầu vào của bộ khuếch đại trực tiếp tới
đầu ra của bộ khuếch đại nghĩa là (bỏ qua khuếch đại đệm trung gian), khi bit này
được thiết lập thì toàn bộ các bộ khuếch đại điều khiển bởi thanh ghi sẽ ở chế độ
Bypass.
Hình 2.8. Sơ đồ khối vào ra tương tự với chân ngoài
Bit 0: PWR bit này được sử dụng khi đặt mức năng lượng cho bộ khuếch đại. Khi
bit này được đặt thì toàn bộ các khuếch đại hoạt động ở mức năng lượng cao.
-
nguồn tham chiếu điện áp cho các khối tương tự
PSoC là thành phần sử dụng nguồn đơn, vì vậy nó không có điện áp âm. một
vấn đề đặt ra là tạo một đất giả là khoảng điện áp là Vcc/2. Đất này sẽ được nối tới tất
cả các khối tương tự và được đệm ngăn cách giữa các khối. Lưu ý rằng có thể có một
độ lệch về điện áp giữa các bộ đệm đất cho các tín hiệu tương tự.
Đất giả này được tạo theo sơ đồ sau:
Việc điều khiển tham chiếu điện áp được thực hiện bằng cách thay đổi giá trị
thanh ghi ARF_CR.
Với việc điều chỉnh các bit REF[2;0] trong thanh ghi ARF_CR ta có thể thiết

lập được điện áp tham chiếu cho chíp trong bảng sau đây:
Bảng 2.7. Bảng thiết lập điện áp tham chiếu cho chip
agnd RefHI RefO Lưu ý
Nguồ điện Nguồn điện Nguồn điện
V
ss
vagnd
vagnd
V
refhi
V
reflow
RefHi
RefLo
Hình 2.9. Sơ đồ nguyên lý mạch tạo đất giả
n áp áp áp
000b Vcc/2 2,5V
1,65V
Vcc/2+Vbg 3,8V
2,95V
Vcc/2-Vbg 1,2V HT 5,0V
HT 3,3V
001b P2[4] 2,2V P2[4]+P2[6] 3,2V P2[4]-P2[6] 1,2V
010b Vcc/2 2,5V
1,65V
Vcc 5V
3,3V
Vss 0,0V
0,0V
HT 5,0V

HT 3,3V
011b 2.Vbg 2,6V 3.Vbg 3,9V 1.Vbg 1,3V HT 5,0V
100b 2.Vbg 2,6V 2.Vbg+P2[6] 3,6V 2.Vbg-P2[6] 1,6V
101b P2[4] 2,2V P2[4]+Vbg 3,5V P2[4]-Vbg 0,9V
110b Vbg 1,3V 2.Vbg 2,6V Vss 0,0V
111b 1,6.Vbg 1,08V 3,2.Vbg 4,16V Vss 0,0V HT 5,0V
2.4.2. Các khối PSoC tương tự
- Các bộ khuếch đại
+ Bộ khuếch đại INSAMP - Instrumention Amplifier
∗ Độ khuếch đại có thể lập trình từ 2÷16 hoặc lên tới 93 đối với cấu trúc
∗ 3 bộ KĐTT;
∗ Trở kháng vi sai đầu vào cao;
∗ Một đầu ra;
∗ Có thể lựa chọn cấu trúc hai hoặc ba bộ khuếc đại thuật toán.

+ Bộ khuếch đại đảo AMPINV - Inverting Amplifier
+ Bộ khuếch đại đảo PGA - Programble Gain Amplifier
+ Bộ so sánh ngưỡng khả trình
+ Các bộ chuyển đổi tương tự sang số ADC
insamp

output
Common
Mode Out
inverting Input
Non inverting Input
Reference
Gain
hình 2.10. Sơ đồ nguyên lý bộ khuếch đại INSAMP
+ ADCINC12 - 12bit Incremental ADC

∗ Độ phân giải 12bit, bù 2;
∗ Tốc độ lấy mẫu 7,8 ÷ 400 mẫu/ giây;
∗ Dải đầu vào AGND ± Vref;
∗ Hỗ trợ chế độ bình thường hoặc chế độ khử hài bậc cao;
∗ Xung nhịp bên trong hoặc bên ngoài.
ADCINC12 là một bộ biến đổi A/D 12bit, bù toàn hai dải (dải đếm từ
-2048 ÷ 2047) với nhiều dải đầu vào có thể chọn lựa. Dải điện áp đầu vào có thể được
đo bằng cách tạo ra điện áp tham chiếu và đất của analog chính xác.
ADCINC12 là một bộ ADC kiểu tích phân, nó có thể hỗ trợ để cắt bỏ những
tần số cao, loại bỏ một cách tối ưu các tần số 50/60 Hz và những bậc hai của tần số
này có thể đạt được bằng cách đặt cửa sổ lấy mẫu là 100ms (tần số lấy mẫu là 9,84
mẫu/giây).
+ ADCINC14 - 14 bit Incremental ADC
+ ADCINCVR - 7 tới 13 bit Variable Resolution Incremental ADC
+ DELSIG8- 8bit Deltal Sigma ADC
System Bus
Input
Data Clock
counter
Hình 2.11. Sơ đồ nguyên lý bộ chuyển đổi ADC 12bit
bufx
A
B
U
S
x
ACA0x
TMUx Control
Test Mux
PMuxOut

AGND
REFLO
REFHI
Hình 2.12. Sơ đồ
nguyên lý bộ chọn
điện áp tham chiếu
+ DUALADC - hai bộ ADCINCVR kết hợp với nhau để tạo ra bộ ADC kép.
+ TRIADC - ba bộ ADCINCVR kết hợp với nhau để tạo ra ba bộ ADC .
+ SAR6- 6 bit Successive Apropximation Registor
- Các bộ chuyển đổi số sang tương tự DAC 6bit, 8 bit, 9 bit
- Các bộ lọc
+ Bộ lọc thông thấp LBF2
+ Bộ lọc thông dải PBF2
- Khối PSoC SC ( khối chuyển mạch tụ điện)
- Các bộ lựa chọn mẫu MUX
+ Bộ chọn tham chiếu
∗ Cung cấp phương pháp để đưa điện áp tham chiếu ra bên ngoài ( AGND,
REFHi, REFLO) ra chân ngoài;
∗ Cung cấp một bộ chọn vào 4 ra 1 cho khối SC nếu được sử dụng với
AMUX4;
∗ Cung cấp một phương pháp nối trực tiếp đầu vào tương tự sang đầu ra tương
tự.
- Bộ thu nhận mã đa tần rời rạc DTMF
2.5. Các nguồn lực
2.5.1. Bộ nhân tổng (Multiplier/Accumlator)
Để quá trình xử lý nhanh hơn, trong chip bổ sung bộ nhân tổng (MAC) để giúp
đỡ CPU xử lý tín hiệu số. Bộ MAC ghép trực tiếp với data bus và ánh xạ tới không
gian địa chỉ của thanh ghi.
Người sử dụng có thể chọn bộ MAC hoặc bộ nhân. Điều khiển sự hoạt động
của MAC nhờ giá trị của các thanh ghi. Bộ nhân hoạt động ngay lập tức khi ghi giá

trị vào thanh ghi MUL_X và MUL_Y và các kết quả của phép tính được lưu trong
thanh ghi MUL_DH, MUL_DL. Bộ nhân tổng hoạt động khi ghi giá trị vào thanh ghi
MAC_X và MAC_Y và kết quả phép tính được lưu vào thanh ghi ACC_DR3,
ACC_DR2, ACC_DR1, ACC_DR0. A được ghi vào thanh ghi MUL_Y hoặc
MAC_Y tương tự như biến Y tới bộ nhân và bộ nhân tổng. A được viết vào thanh ghi
MAC_CL0 hoặc MAC_CL1 sẽ xoá giá trị trong 4 thanh ghi chứa. Toán tử của bộ
nhân tổng dựa trên số bị nhân vào chính xác. Giá trị đầu tiên của số bị nhân phải đặt
trên thanh ghi MUL_X hoặc MUL_Y để tránh bộ nhân tổng xử lý. Giá trị thứ hai cần
phải đặt trên thanh ghi MAC_X hoặc MAC_Y bằng cách khởi tạo giá trị của bộ nhân
tổng. MUL_X, MUL_Y, MAC_X, MAC_Y là thanh ghi 8bit (Có dấu). MUL_DL và
MUL_DH là thanh ghi 16 bit (có dấu). ACC_DR0, ACC_DR1, ACC_DR2,
ACC_DR3, là thanh ghi 32 bit (có dấu). Có nhiều lệnh cần phải được chèn vào giữa
các toán tử của MAC để tạo ra giữ chậm, nếu điều này không thực hiện thì kết quả
của bộ chứa không chính xác.
2.5.2. Bộ suy giảm tần số lấy mẫu (Decimator)
Đầu ra của bộ điều chế delta- sigma có tốc độ cao, từng bit A/D được biến đổi.
Từng bit A/D được biến đổi là một ứng dụng nhỏ cho nhiều ứng dụng khác nhau và
nhiều bit ra được chuyển đổi với tốc độ thấp. Để chuyển đổi tốc độ biến đổi bit cao
sang tốc độ biến đổi bit thấp cần bộ suy giảm tần số lấy mẫu. Bộ suy giảm tần số lẫy
32 bit
Accumlator
multiplier
Mul_X or
MAC_X
Mul_Y or
MAC_Y
Mul_DH

ACC_DR3


ACC_DR2

ACC_DR1

ACC_DR0

MAC_CL1

MAC_CL2

Mul_Dl
32 bit ACC
Z out
16 bit

To internal
System bus
Hình 2.13. Sơ đồ khối bộ nhân tổng
Hệ số
t2n-10
n
Hình 2.14. Hệ số bộ suy giảm tần số lấy mẫu
mẫu (chia cho n) là bộ lọc số mà từng bit dữ liệu với tốc độ cao và nhiều bit ra với tốc
độ chia cho n. Cho từng trạng thái chuyền đổi delta-sigma bộ lọc tối ưu với phản ứng
sinc
2
. bộ lọc này được thực hiện nhờ bộ lọc với đáp ứng xung hữu hạn và “ Chia cho
n” với hệ số xác định.
Bộ lọc này được thực hiện sử dụng phần cứng và phần mềm. Phần cứng được
sử dụng chứa dữ liệu vào tốc độ cao và phần mềm được sử dụng để xử lý thành tốc

độ thấp hơn để nâng cao độ chính xác của dữ liệu ra.
2.5.3. Reset
Chip hỗ trợ hai kiểu reset. Khi reset được khởi động thì tất cả các thanh ghi
được phục hồi trạng thái ban đầu và các ngắt mất tác dụng.
Các kiểu reset: reset lại nguồn (POR), reset ngoài (X
Res
), reset bộ định thời (WDR).
Sự xuất hiện reset được ghi trên thanh ghi trạng thái và điều khiển (CPU_SCR). Bit
trong thanh ghi này ghi trường hợp POR hoặc WDR tương ứng. Vi chương trình sẽ
hỏi cụ thể lý do của reset.
- reset lại nguồn (POR)