BỘ GIÁO DỤC VÀ ĐÀO TẠO
TRƯỜNG ĐẠI HỌC BÁCH KHOA HÀ NỘI
---------------------------------------

LÊ HỒNG QUANG

NGHIÊN CỨU CÔNG NGHỆ VÔ TUYẾN ĐIỀU KHIỂN BẰNG
PHẦN MỀM SDR VÀ ỨNG DỤNG TRONG MÁY THU VÔ TUYẾN ĐIỆN

LUẬN VĂN THẠC SĨ KỸ THUẬT
ĐIỆN TỬ VIỄN THÔNG

Hà Nội – 2012


BỘ GIÁO DỤC VÀ ĐÀO TẠO
TRƯỜNG ĐẠI HỌC BÁCH KHOA HÀ NỘI
--------------------------------------LÊ HỒNG QUANG

NGHIÊN CỨU CÔNG NGHỆ VÔ TUYẾN ĐIỀU KHIỂN BẰNG
PHẦN MỀM SDR VÀ ỨNG DỤNG TRONG MÁY THU VƠ TUYẾN ĐIỆN

Chun ngành: Điện tử viễn thơng

LUẬN VĂN THẠC SĨ KỸ THUẬT
ĐIỆN TỬ VIỄN THÔNG

NGƯỜI HƯỚNG DẪN KHOA HỌC :
PGS. Ts. Vũ Văn Yêm

Hà Nội – 2012

CÁC CỤM TỪ VIẾT TẮT
SDR

Software Defined Radio

AM

Amplitude Modulation

M-PSK

MultiPhase Shift Keying

BPSK

Binary Phase Shift Keying

CORDIC

COordinate Rotation DIgital Computer

DSP

Digital Signal Processor

DDS

Direct Digital Synthesis


FFT

Fast Fourier Transform

FIR

Finite Impulse Response

FM

Frequency Modulation

FSK

Frequency Shift Keying

FPGA

Field-programmable gate array

ISI

InterSymbol Interference

NCO

Numerically Controlled Oscillator

QPSK


Quadrature Phase Shift Keying

QAM

Quadrature amplitude modulation

VHDL

Very High Speed Integrated Circuit Hardware Description
Language

HDR

Hardware Defined Radio

IC

Integrated

RF

Radio Frequency

Circuit

IF
LO

Local Oscillator


DAC

Digital to Analog Converter

ADC

Analog to Digital Converter

RRC

Root Raised Cosine filter

1


MỤC LỤC

CÁC CỤM TỪ VIẾT TẮT ................................................................................ 1
MỤC LỤC ............................................................................................................ 2
MỞ ĐẦU .............................................................................................................. 4
Chương 1: MÁY VƠ TUYẾN CẤU HÌNH MỀM SDR VÀ KHẢ NĂNG
ỨNG DỤNG......................................................................................................... 5
1.1. GIỚI THIỆU CÔNG NGHỆ THIẾT KẾ MÁY VÔ TUYẾN SDR .... 5
1.2. CÁC CẤU TRÚC MÁY VƠ TUYẾN SDR ........................................... 8
1.2.1. Máy vơ tuyến SDR trung tần số ...................................................... 8
1.2.2. Máy vô tuyến SDR hoàn toàn số (cao tần số) ............................... 10
1.3. KHẢ NĂNG ỨNG DỤNG VÀ LỰA CHỌN GIẢI PHÁP THIẾT
KẾ MÁY THU SỐ SDR ............................................................................... 11
1.3.1. Khảo sát thị trường vật tư linh kiện và khả năng ứng dụng công

nghệ SDR trong điều kiện ở nước ta ....................................................... 11
1.3.2. Lựa chọn giải pháp thiết kế máy thu số SDR .............................. 13
1.3.3. Lý do chọn công nghệ FPGA trong thiết kế máy thu số ............. 15
Chương 2: CÁC VẤN ĐỀ KỸ THUẬT XỬ LÝ SỐ TRONG THIẾT KẾ
MÁY VÔ TUYẾN SDR BẰNG CÔNG NGHỆ FPGA ................................. 19
2.1. BỘ BIẾN ĐỔI TƯƠNG TỰ/SỐ TÍN HIỆU TRUNG TẦN, CAO
TẦN ................................................................................................................19
2.1.1. Lỗi đặc tính truyền đạt tuyến tính và khơng tuyến tính ............. 20
2.1.2. Dải động (Dynamic Range) ............................................................ 21
2.2. BỘ NHÂN SỐ......................................................................................... 24
2.3. BỘ CỘNG SỐ ........................................................................................ 25
2.4. BỘ DAO ĐỘNG SỐ .............................................................................. 25
2.5. THUẬT TOÁN CODIC ........................................................................ 28
2.6. CÁC BỘ CHUYỂN ĐỔI TẦN SỐ SỐ ................................................. 30
2.6.1. Bộ trộn tần lên số DUC .................................................................. 30
2.6.2. Bộ trộn tần xuống số DDC ............................................................. 31
2.7. THIẾT KẾ CÁC BỘ LỌC SỐ ............................................................. 33
2.7.1 Bộ lọc FIR ......................................................................................... 33
2.7.2 Bộ lọc CIC......................................................................................... 34
2.8. ĐIỀU CHẾ TÍN HIỆU RỜI RẠC ........................................................ 39
2.8.1 Các tín hiệu điều chế và sóng mang vơ tuyến ............................... 39
2.8.2 Điều chế băng gốc ............................................................................ 40
2.8.3 Mơ tả tín hiệu RF ............................................................................. 41
2.8.4. Các kỹ thuật điều chế cơ bản ......................................................... 42
Chương 3: ỨNG DỤNG CÔNG NGHỆ SDR TRONG THIẾT KẾ MÁY
THU VÔ TUYẾN .............................................................................................. 54
3.1. XÂY DỰNG CHỈ TIÊU KỸ THUẬT CỦA MÁY THU SDR ........... 54
3.1.1. Chỉ tiêu chung ................................................................................. 54
3.1.2. Chỉ tiêu kỹ thuật của thiết bị thu luồng E1 .................................. 55
3.2. THIẾT KẾ PHẦN CỨNG MÁY THU SDR ....................................... 55

2


3.2.1. Xây dựng sơ đồ khối máy thu SDR ............................................... 55
3.2.2. Sơ đồ nguyên lý ............................................................................... 63
3.3. THIẾT KẾ PHẦN MỀM MÁY THU SDR ......................................... 70
3.3.1. Thiết kế phần mềm xử lý tín hiệu số trên FPGA ......................... 70
3.3.2. Thiết kế phần mềm quản lý thiết bị trên AVR ............................ 80
3.3.3. Mô phỏng giải điều chế QPSK trên system Generator ............... 81
3.4. CHẾ TẠO VÀ KIỂM TRA BẢNG MẠCH ........................................ 85
3.5. MỘT SỐ SẢN PHẨM SDR SỬ DỤNG CÔNG NGHỆ FPGA ......... 88
3.5.1. Thiết bị VIBA 8 kênh thoại ............................................................ 88
3.5.2. Thiết bị thu phát HF/VHF SDR .................................................... 90
3.5.3. Thiết bị thu giám sát dải tần 0 ÷ 30MHz ...................................... 91
TÀI LIỆU THAM KHẢO ................................................................................ 93

3


MỞ ĐẦU
Hệ thống thông tin vô tuyến ngày nay đã rất phổ biến trong cuộc sống của chúng
ta. Các nhà nghiên cứu cơng nghệ viễn thơng đang tìm mọi cách để cho ra đời những
sản phẩm phục vụ cho nhu cầu ngày càng lớn của người sử dụng. Sự cạnh tranh giữa
các nhà cung cấp dịch vụ chạy đua trong việc đưa ra các sản phẩm mới có chất lượng
tốt, hiệu quả sử dụng băng tần cao, cấu hình linh hoạt đã dẫn đến nhu cầu cần có một
giải pháp cơng nghệ hỗ trợ cho việc nhanh chóng nâng cấp, thay đổi cấu hình thiết kế.
Cơng nghệ SDR (Software Defined Radio - Vô tuyến định nghĩa bằng phần
mềm) ra đời và phát triển dựa trên sự phát triển mạnh mẽ của cơng nghệ xử lý số tín
hiệu. Trong lĩnh vực điện tử viễn thông, công nghệ này được ứng dụng trong các thiết
bị thu, phát vô tuyến. Thiết bị được thiết kế bằng công nghệ SDR cho phép nhà khai

thác dễ dàng thay đổi tính năng như dải tần, chuẩn giao tiếp, băng thơng, phương thức
điều chế, mã hóa... bằng phần mềm mà không cần phải can thiệp vào phần cứng do đó
làm giảm tổng chi phí, giúp cải thiện thời gian đưa sản phẩm ra thương mại, làm giảm
đáng kể rủi ro đầu tư của nhà khai thác.
Với những tính năng ưu việt của cơng nghệ SDR và xu hướng phát triển ứng
dụng công nghệ SDR đang diễn ra tại nước ta hiện nay em chọn đề tài “Nghiên cứu
công nghệ vô tuyến điều khiển bằng phần mềm SDR và ứng dụng trong máy thu vô
tuyến điện”
Nội dung của đề tài là nghiên cứu về công nghệ SDR, các cấu hình thiết bị SDR,
các kỹ thuật xử lý tín hiệu số, khả năng ứng dụng và thực hiện thiết kế một máy thu vô
tuyến SDR cụ thể. Cấu trúc luận văn gồm 3 chương:
Chương 1: Nghiên cứu tổng quan về máy vơ tuyến cấu hình mềm. Phân tích khả năng
ứng dụng công nghệ SDR trong thiết kế máy vô tuyến và lựa chọn giải pháp thiết kế
SDR phù hợp với điều kiện công nghệ nước ta.
Chương 2: Các giải pháp kỹ thuật thiết kế phần số của máy vô tuyến điều khiển bằng
phần mềm SDR trên công nghệ FPGA
Chương 3: Thực hiện thiết kế một phần máy thu SDR trên công nghệ FPGA
Em xin cam đoan luận văn được tổng hợp từ quá trình nghiên cứu của bản thân
với định hướng của người hướng dẫn, khơng có sự sao chép từ bất cứ đề tài nào khác.

4


Chương 1: MÁY VƠ TUYẾN CẤU HÌNH MỀM SDR VÀ KHẢ NĂNG ỨNG
DỤNG
1.1. GIỚI THIỆU CÔNG NGHỆ THIẾT KẾ MÁY VÔ TUYẾN SDR
Thế kỉ 20 đã chứng kiến sự bùng nổ của vơ tuyến có kiến trúc dựa trên phần cứng
(HDR – Vơ tuyến cấu hình cứng) như là một phương tiện liên lạc cho tất cả các dạng
thông tin âm thanh, hình ảnh truyền qua một khoảng cách dài. Phần lớn các máy vơ
tuyến cấu hình cứng có rất ít hoặc khơng có sự điều khiển bằng phần mềm, chúng được

cố định về chức năng cho phần lớn các dịch vụ người sử dụng. Chúng có tuổi thọ ngắn
và được thiết kế có thể được loại bỏ và thay thế. Với thiết bị vơ tuyến cấu hình xác định
(cấu hình cứng) thì chúng được tạo ra cho các chức năng xác định, làm việc ở một số
chế độ cụ thể, trong các điều kiện cụ thể nào đó. Thời gian sử dụng của chúng theo đó
cũng sẽ ngắn hơn do yêu cầu sử dụng thay đổi nhanh chóng mà phần cứng chưa thể
thay đổi kịp theo. Chính vì lí do đó mà hiện nay các thiết bị thơng tin vơ tuyến cấu hình
mềm đang được nghiên cứu thay thế để khắc phục các nhược điểm này.
Phiên bản đầu tiên của hệ thơng vơ tuyến cấu hình mềm được dùng cho các ứng
dụng quân sự. Đó là hệ thống JSTR (Joint Tactacial Radio Systems - Hệ thống vô tuyến
chiến thuật chung) của Bộ Quốc phòng Mỹ. Các nhà chỉ huy qn đội cần có một hệ
thống thơng tin thơng minh hơn, hoạt động đa dạng không chỉ ở tần số, chế độ cơng tác
khác nhau mà cịn phải có mức độ an tồn cao hơn. Thiết bị vơ tuyến đó cần phải được
thiết kế để có thể sử dụng linh hoạt trong các điều kiện khác nhau, ở các quốc gia khác
nhau với các tiêu chuẩn không đồng nhất. Chúng có thể kết nối với các mạng thơng tin
cơ bản tại quốc gia mà đội quân đó đang triển khai để tối ưu hố việc kết nối. Chương
trình đó đã có kết quả đầu tiên đó là sự ra đời của một hệ thống thiết bị vô tuyến mới
chung. Hệ thống JSTR đầu tiên được thiết kế tương thích với 33 tiêu chuẩn truyền
thơng và ngay sau đó là hơn 40 tiêu chuẩn truyền thông khác nhau.
Sau thành công của ứng dụng trong quân sự thì các nhà sản xuất thiết bị, các cơng
ty thương mại thấy đó là một lĩnh vực mới có thể mang lại lợi nhuận cao hơn nên đầu
tư nghiên cứu phát triển các ứng dụng dân sự của SDR. Các máy vô tuyến loại này
được xây dựng sử dụng kỹ thuật bán dẫn số hiện đại. Mạch tích hợp số (IC) bên trong
các máy vơ tuyến điều khiển bằng phần mềm cho phép kiểm soát giới hạn các chức

5


năng được thể hiện bằng phần mềm. Ví dụ các chức năng kiểm sốt bao gồm lập trình
lại tần số, thay đổi các khố mật, các phím và chuyển mạch có thể lập trình được. Tuy
nhiên, các vơ tuyến loại này không thể thay đổi các dạng điều chế hoặc băng tần hoạt

động. Hầu hết các máy vô tuyến hiện đại ngày nay có thể được phân loại như là các
máy vô tuyến được điều khiển bằng phần mềm.
SDR là một giao diện vơ tuyến trong đó nhiều chuẩn thơng tin vơ tuyến được tích
hợp lên một hệ thống thiết bị thu phát đơn lẻ. Trong một thiết bị thông tin SDR, phần
lớn các khối chức năng như các khối xử lí tín hiệu tần số vơ tuyến trung tần (IF) hoặc
thậm chí cao tần (RF) được thực hiện bằng một module phần mềm với khối xử lí tốc độ
cao. Bằng cách này, một cấu trúc phần cứng có thể hỗ trợ nhiều chế độ liên lạc vô
tuyến mà không phải thay thế phần cứng. Với các đặc điểm đó, về mục đích sử dụng
cũng như việc nâng cấp thiết bị thì SDR là một giải pháp hiệu quả nhất.
Vơ tuyến cấu hình mềm nhìn chung liên quan tới một máy vơ tuyến mà sự linh
hoạt của nó nhận được thông qua phần mềm trong khi sử dụng nền tảng phần cứng cố
định. Mặt khác, một vô tuyến mềm bao hàm một vơ tuyến cấu hình hồn tồn mà có
thể được lập trình bằng phần mềm để tái cấu hình phần cứng vật lý. Nói cách khác,
cùng một loại phần cứng có thể được thay đổi để biểu diễn các chức năng khác nhau tại
các thời điểm khác nhau, cho phép phần cứng phù hợp với những ứng dụng. SDR khác
với vô tuyến được điều khiển bằng phần mềm là các chip xử lý số được sử dụng để tạo
ra rất nhiều các kiểu điều chế, các bộ lọc, các giao diện vơ tuyến, chuẩn mã hóa khác
nhau. Tuy nhiên, đầu cuối trước RF của SDR vẫn còn được thực hiện bởi mạch tương
tự. SDR sử dụng thiết bị số có khả năng lập trình được, thực hiện xử lý tín hiệu cần
thiết để truyền và nhận thơng tin băng gốc tại tần số vô tuyến. Những thiết bị như là bộ
xử lý tín hiệu số (DSP, FPGA, ARM) sử dụng phần mềm cung cấp cho chúng chức
năng xử lý tín hiệu được u cầu. Những đề xuất cơng nghệ mềm dẻo hơn và sản phẩm
được sử dụng dài hơn, hệ thống vơ tuyến có thể được nâng cấp rất có hiệu quả về chi
phí với phần mềm. Như vậy ta có thể chỉ ra một số lợi ích của vơ tuyến cấu hình mềm
như sau:
+ Đa chức năng
+ Tính linh hoạt cho nhà khai thác
+ Đơn giản trong sản xuất phần cứng

6



+ Nâng cấp đơn giản, nhanh chóng
+ Tương thích đa chuẩn, kể cả những chuẩn mới ra đời trong tương lai
+ Tính kinh tế
Một thách thức cho SDR là sự tương thích giữa tính hiệu quả của những giải pháp
phần cứng và sự linh hoạt của phần mềm có thể đưa ra. Tính hiệu quả có thể được đo
bởi hiệu quả của bit tin, năng lượng tiêu thụ cho 1 bit, lượng vật lý tiêu thụ trên một bit
thông tin. Tuy người sử dụng sẽ không cần biết công nghệ nằm bên trong hệ thống vô
tuyến nhưng lại mong muốn hiệu quả cao hơn, linh hoạt hơn, và trí tuệ hơn. Trong khi
đó, việc chế tạo phát triển những ứng dụng của vơ tuyến cấu hình mềm được bảo đảm
bởi máy tính, phần cứng xử lý tín hiệu và hồn tất việc phát triển trong một môi trường
thống nhất sử dụng một ngôn ngữ bậc cao.
Một máy vô tuyến mà có một bộ vi xử lý hoặc bộ xử lí tín hiệu số (DSP) khơng
nhất thiết là một máy vơ tuyến phần mềm. Tuy nhiên, một máy vô tuyến được cấu hình
mềm bộ điều chế, bộ sửa lỗi, quá trình mã hố, đạt được sự kiểm sốt tồn bộ phần
cứng RF và có thể được lập trình lại. Định nghĩa tốt nhất về vơ tuyến cấu hình mềm là
“Một máy vô tuyến mà được định nghĩa một cách đầy đủ bằng phần mềm và hành vi
lớp vật lí của nó có thể biến đổi một cách sâu sắc thơng qua thay đổi phần mềm của
nó”. Mức độ tái cấu hình được xác định bởi một sự tương tác phức tạp giữa số lượng
các thành phần chung trong kiến trúc vô tuyến, bao gồm sự xây dựng các hệ thống, các
hệ số kiểu anten, chế độ điện RF, xử lí băng gốc, tốc độ, mức độ tái cấu hình của phần
cứng và sự quản lý công suất.
Thiết bị SDR cho phép người sử dụng thay đổi các đặc tính thu phát như là kiểu
điều chế, sự hoạt động băng rộng và băng hẹp, công suất phát xạ và các giao diện
không dây bằng thay đổi phần mềm mà không cần thay thế bất cứ phần cứng nào. Các
thiết bị truyền thống được dựa trên phần cứng chun mơn hố như là transistor và các
mạch tích hợp. Trong các thiết bị vơ tuyến hiện đại hơn, các IC được sử dụng để biến
đổi tương tự thành số (ADC) và số thành tương tự (DAC). Một bộ DSP hoặc FPGA xử
lí tín hiệu số có thể thay đổi chức năng của nó bằng cách thực thi các thuật toán phần

mềm khác nhau.
Những tiến bộ gần đây trong thiết kế và sản xuất chip DSP sẽ cho phép chúng có
khả năng hỗ trợ đa chức năng. Điều này là do sự phát triển liên tục trong các công nghệ

7


chế tạo để tạo thành các thành phần chip có kích thước cực nhỏ, do đó tạo ra các chip
DSP tích hợp nhiều chức năng hơn. Các thiết bị SDR sẽ tận dụng những tiến bộ của các
chip DSP tiên tiến này để có thể thực hiện đa chức năng.
1.2. CÁC CẤU TRÚC MÁY VƠ TUYẾN SDR
Để đánh giá vơ tuyến cấu hình mềm, đầu tiên ta xem xét cấu trúc vơ tuyến phần
cứng truyền thống (HDR). Hình 1.1 minh hoạ một máy thu phát có cấu trúc truyền
thống dùng chuyển đổi tần số bằng các bộ trộn tần tương tự, có dạng điều chế cố định,
băng thơng cố định, dải tần xác định.

IF1

Duplexer

LO1

IF2
Giải điều
chế

Xử lý băng
gốc

Điều chế


Xử lý băng
gốc

LO2

Hình 1.1: Cấu trúc vô tuyến phần cứng truyền thống (HDR)
Tại máy thu, tần số thu từ anten được chuyển xuống tần số trung gian bởi bộ trộn
hoặc nhân tín hiệu đầu vào với một bộ dao động nội đầu tiên (LO1). Tín hiệu trung
gian (IF) được lọc và sau đó được trộn xuống băng tần cơ bản bởi bộ dao động thứ 2
(LO2). Tín hiệu điều chế băng gốc được giải điều chế để thu được thơng tin và q
trình biến đổi ngược lại đối với máy phát. Số giai đoạn chuyển đổi phụ thuộc vào lựa
chọn của nhà thiết kế và theo lý thuyết có thể thêm giai đoạn trộn tần số để trung tần
lên cao nằm ngoài dải làm việc của bộ lọc đầu vào nhằm triệt nhiễu ảnh. Máy thu vô
tuyến đổi tần tương tự đã trải qua một giai đoạn rất thành cơng. Nó được sử dụng nhiều
trong thiết bị vơ tuyến và sẽ vẫn cịn đang được kéo dài cho đến những năm tới đây.
1.2.1. Máy vô tuyến SDR trung tần số
Dựa trên cấu trúc truyền thống, nhưng trong cấu trúc SDR các khối băng gốc,
điều chế và giải điều chế được số hóa. Tồn bộ các kỹ thuật mã hóa/giải mã, ghép
kênh/tách kênh, xáo trộn/giải xáo trộn … trong khối băng gốc đều được điều khiển
bằng phần mềm. Các kỹ thuật điều chế và giải điều chế như AM, SSB, FM, M-PSK,

8


M-QAM … đều được điều khiển linh hoạt bằng phần mềm. Với kỹ thuật và nền công
nghệ điện tử hiện nay, các phần xử lý tín hiệu phức tạp trên được thực hiện hiệu quả
trên linh kiện khả trình FPGA hoặc DSP. Sau đó các tín hiệu được đưa qua các bộ DAC
và ADC đến các tầng xử lý cao tần tiếp theo.
Hình 1.2 minh họa cấu trúc của một thiết bị vô tuyến sử dụng công nghệ SDR

thiết kế hai lần đổi tần bằng bộ trộn tương tự. Trên tuyến thu, tần số trung tần thứ 1
thường được chọn lớn hơn độ rộng của bộ lọc đầu vào máy thu để chống nhiễu ảnh,
tần số trung tần thứ 2 là một tần số rất thấp (NZIF – Near zero IF) hoặc là bằng 0 (ZIFzero IF). Khi đó bộ lọc phía trước bộ biến đổi AD và sau bộ biến đổi DA là các bộ lọc
thông thấp. Các bộ điều chế/ giải điều chế, mã hóa/ giải mã, tách kênh/ ghép kênh, xáo
trộn/ giải xáo trộn được thực hiện bằng phần mềm. Cấu hình này sẽ cho phép thiết bị
làm việc với dải tần rất rộng nhờ việc chọn tần số trung tần 1 cao.

AD

Duplexer

LO1

Giải điều
chế
Xử lý
băng gốc

LO2

DA

Điều chế

FPGA (DSP)

Hình 1.2: Cấu trúc vơ tuyến cấu hình mềm được số hóa trung tần 2
Trên hình 1.3, minh họa cấu trúc máy thu phát vô tuyến sử dụng công nghệ SDR
thiết kế một lần đổi tần bằng bộ trộn tương tự. Tần số lấy mẫu là trung tần và thường
khoảng vài MHz đến vài chục MHz. Khi đó bộ lọc phía trước bộ biến đổi AD và bộ lọc

sau bộ biến đổi DA thường là các bộ lọc thông thấp hoặc thông dải cố định. Các bộ
điều chế/ giải điều chế, mã hóa/ giải mã, tách kênh/ ghép kênh, xáo trộn/ giải xáo trộn
vẫn được thực hiện bằng phần mềm. Ngồi ra, trong phần mềm có thể phải thiết kế
thêm các bộ trộn tần lên DUC và bộ trộn tần xuống DDC.

9


Duplexer

ADC

DDC

Giải điều
chế

Xử lý
băng gốc

DAC

DUC

Điều chế

Xử lý
băng gốc

LO1


FPGA (DSP)

Hình 1.3: Cấu trúc vơ tuyến cấu hình mềm được số hóa trung tần 1
Có thể thấy cấu trúc cơ bản của SDR ở trên vẫn dựa trên cấu trúc vô tuyến truyền
thống HDR, khác nhau là tín hiệu tương tự từ trung tần trở xuống được số hóa và giao
tiếp với phần tương tự nhờ các bộ ADC, DAC, các khối xử lý băng gốc, điều chế/giải
điều chế được thực thi trên nền công nghệ xử lý số (DSP hoặc FPGA). Các bộ xáo trộn,
mã kênh, mã sửa sai, mã mật, các bộ lọc, điều chế và giải điều chế, bộ trộn tần, bộ dao
động… đều được thực hiện hoàn toàn bằng phần mềm.
Với cấu trúc máy vô tuyến SDR trung tần số, phần tạo ra tần số làm việc vẫn thực
hiện bằng phương pháp truyền thống là dùng các bộ dao động tương tự, các bộ lọc
băng, trộn tần tín hiệu tương tự, các bộ khuếch đại… do đó việc thay đổi cấu hình, dải
tần, băng thơng bị hạn chế vì vẫn phụ thuộc vào phần cứng. Tuy nhiên, cấu hình này lại
cho phép ứng dụng thiết kế máy vô tuyến làm việc ở dải tần số rất cao mà không phụ
thuộc vào tốc độ làm việc của các bộ biến đổi tương tự/số.
1.2.2. Máy vơ tuyến SDR hồn tồn số (cao tần số)
Máy vơ tuyến SDR hồn tồn số là thiết bị có các bộ biến đổi tần số, các bộ dao
động NCO, các bộ lọc, bộ điều chế/giải điều chế, bộ mã hóa/giải mã hóa, bộ ghép/tách
kênh nằm trong linh kiện khả trình (FPGA hoặc DSP) và được thiết kế bằng ngơn ngữ
lập trình. Hình 1.4 mơ tả cấu trúc của một máy vơ tuyến SDR hồn tồn số.

10


Lọc băng

Lọc băng

ADC


Lọc phân
đường

Lọc băng

Lọc băng

DAC

DDC

Giải điều
chế

NCO

Xử lý băng gốc

DUC

Điều chế

FPGA (DSP)
Hình 1.4: Cấu trúc vơ tuyến điều khiển bằng phần mềm hoàn toàn số
Đối với thiết bị SDR hoàn tồn số, tín hiệu được biến đổi tương tự/số ở tần số
cao tần (RF) nên tốc độ làm việc của ADC và DAC phải rất cao. Cũng vì lý do đó mà
dải tần số làm việc của thiết bị vơ tuyến SDR hồn tồn số khơng cao, bị phụ thuộc vào
công nghệ chế tạo linh kiện ADC, DAC. Thời điểm hiện nay (2012), Linh kiện ADC,
DAC có bán trên thị trường cho phép làm việc đến tốc độ 3,6Gsps (Ví dụ IC

ADC12D1800 của hãng National). Như vậy, các máy vô tuyến dải tần HF, VHF và dải
tần số đầu băng UHF có thể thiết kế theo cấu trúc máy vơ tuyến SDR hồn tồn số.
Những thiết bị có dải tần số làm việc cao hơn cần phải được thiết kế theo cấu trúc trung
tần số.
Trên đây đã khái quát về hệ thống và cấu trúc cơ bản của thiết bị thông tin vô
tuyến được thiết kế dựa trên công nghệ SDR, nghiên cứu ưu và nhược điểm giữa thiết
bị thông tin dựa trên công nghệ cũ (HDR) và thiết bị thông tin dựa trên công nghệ mới
hiện nay (SDR) đồng thời cũng phân loại các cấu trúc cơ bản của thiết bị SDR dựa trên
tần số lấy mẫu. Ta thấy rằng thiết bị thông tin SDR là sự lựa chọn hiệu quả trong hệ
thống thông tin hiện đại ngày càng địi hỏi sự thơng minh, mềm dẻo, linh hoạt cao.
1.3. KHẢ NĂNG ỨNG DỤNG VÀ LỰA CHỌN GIẢI PHÁP THIẾT KẾ MÁY
THU SỐ SDR
1.3.1. Khảo sát thị trường vật tư linh kiện và khả năng ứng dụng công nghệ SDR
trong điều kiện ở nước ta
Một khó khăn đối với những người làm công tác nghiên cứu, thiết kế điện tử ở
Việt Nam là chúng ta nhận được rất ít sự hỗ trợ từ nhà sản xuất linh kiện và thị trường

11


linh kiện thương mại của Việt Nam cũng kém phát triển. Điều này đôi khi ảnh hưởng
khá lớn đến lựa chọn giải pháp cho bản thiết kế kỹ thuật để chúng có thể thi cơng khả
thi.
Để thực hiện thiết kế máy thu SDR chúng ta cần thực hiện trên một phần cứng
có khả năng đáp ứng được các yêu cầu cơ bản sau:
-

Đáp ứng đa băng tần;

-


ADC có tốc độ lấy mẫu cao, độ nhạy cao (số bit mã hóa lớn);

-

Linh kiện khả trình có tốc độ xung clock cao (hàng trăm Mhz đến hàng
GHz), dung lượng ơ nhớ lớn

Ngồi ra thì cịn một số u cầu khơng cơ bản khác như khả năng xử lý song
song, bus xử lý đủ lớn, tiêu thụ năng lượng thấp, có khả năng lập trình nhiều lần, chi
phí phần cứng hợp lý… Như vậy chúng ta thấy rằng trong điều kiện công nghệ hiện nay
có thể thực hiện thiết kế SDR trên FPGA, các bộ xử lý DSP chuyên dụng, các bộ xử lý
ARM hoặc trên máy tính PC.
Thực tế các nghiên cứu SDR ở Việt Nam chúng ta cũng gặp phải những vấn đề
khó khăn về linh kiện và về cơng nghệ chế tạo như sau:
- Đa số các linh kiện để thực hiện SDR đều có giá thành cao, phải nhập ngoại
theo những con đường khác nhau do đó làm tăng chi phí nên khó có thể hỗ trợ cho việc
phổ biến, phát triển nghiên cứu trên diện rộng. Một số linh kiện biến đổi số/ tương tự
tốc độ cao rất khó mua vì nhà cung cấp chỉ bán cho các hãng sản xuất lớn, các hãng độc
quyền mua.
- Những linh kiện phần cứng SDR có tốc độ làm việc cao, kiểu chân hàn gầm
như QFN, PGA, BGA, UBGA… nên yêu cầu công nghệ thiết kế mạch in nhiều lớp và
hạn chế trong kỹ thuật hàn dán linh kiện cũng là một khó khăn cản trở cho việc thi cơng
phần cứng. Có thể khắc phục bằng cách mua các kits phát triển FPGA, DSP, ARM của
hãng nhưng giá thành rất cao chỉ phù hợp với nghiên cứu, không phù hợp cho việc thiết
kế sản xuất.
- Phần mềm mô phỏng, thiết kế phiên bản có bản quyền cũng có giá thành rất
cao.

12



Với những khó khăn nêu trên, việc lựa chọn giải pháp thiết kế thiết bị SDR khả
thi cho sản xuất là bài toán cân đối giữa năng lực làm việc của phần cứng và chi phí sản
xuất. Ngồi ra, có những giới hạn công nghệ cũng khiến nhà thiết kế sản xuất đôi khi
phải lựa chọn giải pháp phù hợp với điều kiện thị trường linh kiện và nền tảng công
nghệ điện tử ở nước ta.
1.3.2. Lựa chọn giải pháp thiết kế máy thu số SDR
Chúng ta đã nghiên cứu về các cấu trúc máy thu số SDR, qua tìm hiểu, khảo sát
thị trường linh kiện, khảo sát khả năng cơng nghệ thì em thấy rằng: trong điều kiện Việt
Nam thời điểm hiện nay, đối với máy thu vô tuyến dải tần HF hoặc dải VHF nhỏ hơn
88MHz thì có thể thiết kế theo cấu trúc máy thu hoàn toàn số, cịn với máy thu có dải
tần lớn hơn thì việc lựa chọn cấu hình máy thu trung tần số là hợp lý nhất.

IF
ADC

Giải điều
chế

DDC

Xử lý
băng gốc

FPGA (DSP)

LO

NCO


Hình 1.5. Cấu trúc máy thu vô tuyến SDR trung tần số
Với lựa chọn cấu trúc máy thu như hình 1.5 chúng ta có thể chọn tần số trung tần
trong dải từ vài chục kHz đến vài chục MHz tùy thuộc băng thông và dải tần làm việc,
việc chọn tần số lấy mẫu khơng q cao sẽ giảm chi phí cho bộ ADC. Nhược điểm của
cấu trúc này là dải tần làm việc phụ thuộc vào bộ lọc đầu vào và có độ rộng nhỏ hơn
trung tần nên dải làm việc không được rộng. Trong trường hợp muốn tái cấu hình thiết
bị sang dải tần khác thì lại phải thay đổi bộ lọc đầu vào. Tuy vậy, cấu trúc này lại là một
sự lựa chọn khơng tồi vì có phần cứng đơn giản và trên thực tế các thiết bị vô tuyến
thường chỉ được cấp phép hoạt động trong một dải tần số xác định.
Việc lựa chọn phần cứng cho thiết kế SDR cũng rất quan trọng và cần phải
nghiên cứu một cách kỹ lưỡng. Chúng ta có thể thiết kế trên FPGA, bộ xử lý DSP,

13


ARM hoặc trên máy tính tùy theo yêu cầu cụ thể của thiết bị. Tiêu chí chọn lựa phần
cứng nào phải dựa trên các yếu tố sau:
- Tốc độ làm việc;
- Dung lượng ơ nhớ;
- Khả năng hỗ trợ tính toán toán học;
- Khả năng thực hiện song song các phép tốn;
- Phần mềm lập trình có được sự liên kết hỗ trợ thư viện từ các phần mềm tính
tốn, mơ phỏng khác như Matlab;
- Tính mở (sự hỗ trợ của thư viện mở từ cộng đồng sử dụng);
- Khả năng hỗ trợ các chuẩn giao tiếp;
- Kích thước phần cứng;
- Tiêu tốn năng lượng;
- Linh kiện phụ trợ;
- Chi phí giá thành;

- Dễ dàng cho qui trình sản xuất chế tạo.
Nếu máy thu vô tuyến là thiết bị dạng cầm tay hoặc mang xách cơ động thì cần
lưu ý đến kích thước mạch phải nhỏ và tiêu tốn ít năng lượng từ đó lựa chọn linh kiện
có kiểu chân gầm, tích hợp cao, ít linh kiện phụ trợ, mạch in nhiều lớp. Từ đó có thể
chọn FPGA, ARM hoặc bộ xử lý DSP. Nếu máy thu vô tuyến là thiết bị không yêu cầu
gọn nhẹ cơ động, làm việc tại các trạm thu, điều kiện làm việc tĩnh thì có thể lựa chọn
các sản phẩm đóng gói sẵn như bảng mạch nhúng, máy tính cơng nghiệp hoặc máy tính
PC thực hiện phần mềm SDR để tiết kiệm chi phí và công sức nghiên cứu.
Trong luận văn này em chọn thiết kế máy thu vô tuyến SDR trên FPGA. Lý do
lựa chọn này sẽ được trình bày chi tiết ở phần sau. Các linh kiện dùng để thiết kế SDR
được lựa chọn trên tiêu chí: có thể dễ dàng mua được trên thị trường, kiểu chân có thể
thực hiện hàn dán thông thường như QFP hoặc TQFP.

14


1.3.3. Lý do chọn công nghệ FPGA trong thiết kế máy thu số
Thiết bị thu vô tuyến SDR là thiết bị có khả năng thay đổi cấu hình mềm dẻo để
có thể tương thích với nhiều u cầu khác nhau như: chuẩn giao tiếp, dạng điều chế,
băng thông, ghép kênh, mã hóa… nhờ đó mà thiết bị khơng những có khả năng nhanh
chóng tương thích với những hệ thống mới ra đời mà còn đáp ứng được với những hệ
thống thu phát vô tuyến ra đời trong tương lai. Điều này cho thấy yêu cầu tính mở của
thiết kế SDR phải được chú trọng đặt ra khi thiết kế. Các máy thu phát vơ tuyến ngày
nay có xu hướng ngày càng nhỏ gọn và cơ động dạng bỏ túi, mang xách như điện thoại
di động, máy bộ đàm, thiết bị định vị vệ tinh, thiết bị thông tin quân sự cơ động… do
đó tiêu chí lựa chọn về kích thước và tiêu tốn năng lượng là quan trọng.
Trong những năm qua, các cơng nghệ FPGA, DSP, ARM và máy tính ra đời,
phát triển và đi vào ứng dụng thực tế khá nhanh chóng. Để chọn cơng nghệ chúng ta
hãy làm phép so sánh ưu, nhược điểm giữa các công nghệ này khi ứng dụng thiết kế
SDR trên bảng 1.1.

FPGA

DSP

ARM

Máy tính PC

Tốc độ clock

Cao

Cao

Cao

Rất cao

Dung lượng

Lớn

Lớn

Lớn

Rất lớn

Rất cao


Thấp

Không phổ biến

Không phổ biến

Khá tốt

Tốt

Khơng cao

Khơng cao

Thấp

Trung bình

Cao

Cao

Rất tốt

Hạn chế

Hạn chế

Rất thấp


Khơng

Hạn chế

Tốt

Tốt

ơ nhớ
Khả năng xử lý
song song
Hỗ trợ xử lý
tín hiệu số
Khả năng sử
dụng chung
tài nguyên
Khả năng can
thiệp sâu vào
lớp vật lý
Hỗ trợ chuẩn
giao tiếp phần

15


cứng
Hỗ trợ từ phần

Tốt


Tốt

Hạn chế

Hạn chế

Tốt

Tốt

Hạn chế

Hạn chế

Khá ít

Rất ít

Trung bình

Rất nhiều

Nhỏ

Nhỏ

Nhỏ

Lớn


mềm thiết kế, mơ
phỏng
Hỗ trợ từ cộng
đồng sử dụng
Tiêu tốn năng
lượng
Kích thước

Bảng 1.1. So sánh các phần cứng làm nền tảng cho thiết kế SDR
Mỗi loại đều có những ưu và nhược điểm riêng so với các loại khác như khả
năng tái cấu hình, tốc độ xử lý, cơng suất tiêu thụ hay các bộ xử lý toán học phức tạp.
Đối với FPGA khả năng linh hoạt trong thay đổi cấu hình, can thiệp sâu vào lớp vật lý
và khả năng xử lý song song, đối với DSP có khả năng xử lý toán học phức tạp là vượt
trội. Với yêu cầu về khả năng uyển chuyển trong thay đổi cấu hình – yêu cầu cốt lõi đối
với máy vô tuyến định nghĩa bằng phần mềm, cộng với các tiến bộ công nghệ trong
nâng cao tốc độ đáp ứng và giảm thiểu công xuất tiêu thụ, khuynh hướng trong các thiết
kế phần cứng số cho máy vô tuyến SDR là dùng DSP cho các xử lý băng gốc và một số
khâu yêu cầu độ phức tạp toán học cao, còn với các khâu như điều chế, giải điều chế,
lọc FIR, mã sửa sai (FEC), biến đổi Fourier thuận (FFT) và ngược (IFFT) thì dùng
FPGA. Cơng nghệ tích hợp IC ngày nay với các khái niệm như NoC (Network on Chip)
hay SoC (Sytem On Chip) còn cho ra đời cả những IC FPGA nhưng có tích hợp bộ xử
lý chun dụng DSP vào trong hoặc ngược lại những bộ xử lý DSP nhưng được tích
hợp thêm FPGA bên trong.
Bộ xử lý DSP có ưu điểm là được tích hợp các bộ tính tốn tốn học, lõi xử lý
của các bộ DSP thường dùng mức điện áp cấp nguồn thấp (1,2V) để tiết kiệm năng
lượng, kiểu chân của DSP cũng được nhà sản xuất đóng gói theo kiểu chân gầm để
chống nhiễu. Vì vậy những chip DSP có ưu điểm là tiết kiệm năng lượng tiêu thụ
nhưng khó cho gia cơng chế tạo trong điều kiện ở nước ta. Một điểm quan trọng là DSP
khơng có khả năng xử lý song song một cách thực sự do đó làm giảm tốc độ của xử lý
thực đi đáng kể, nhất là khi xử lý các tín hiệu I và tín hiệu Q địi hỏi chính xác cao về


16


xử lý pha. Bộ xử lý DSP phù hợp với cấu trúc máy thu vơ tuyến SDR có trung tần 2 là
tần số cơ sở như trên hình 1.2 và DSP rất thích hợp với các thiết bị cầm tay vì ưu điểm
tiêu thụ năng lượng thấp.
Các IC nhúng ARM có tốc độ làm việc lớn, hỗ trợ nhiều cổng giao tiếp nhưng
chúng không được thiết kế chuyên biệt cho xử lý tín hiệu số và cũng khơng có khả
năng xử lý song song (Trừ một số chip lõi kép mới ra đời) do vậy tốc độ xử lý thực tế
cũng khơng cao vì cần nhiều xung đồng hồ (clock) cho một phép tính tốn. Cũng giống
DSP, một số chip ARM có tốc độ cao thì kiểu chân IC lại khó khăn cho thiết kế chế
tạo. ARM thích hợp với cấu trúc máy thu vơ tuyến SDR có trung tần 2 là tần số cơ sở
như trên hình 1.2. Trên thực tế người ta cũng ít khi thiết kế phần xử lý tín hiệu trên
ARM mà thường kết hợp một DSP với ARM hoặc một FPGA với ARM trong đó ARM
đóng vai trị quản lý thiết bị.
Máy tính cơng nghiệp hoặc PC có ưu điểm là tốc độ làm việc cao, dung lượng
tài ngun lớn. Khi chọn máy tính cơng nghiệp hoặc PC để thiết kế thiết bị SDR là đã
được kế thừa những tính năng của một sản phẩm hồn chỉnh về phần cứng nên chúng ta
khơng cần quan tâm đến công nghệ chế tạo phần cứng nữa. Máy tính PC hỗ trợ nhiều
chuẩn giao tiếp nhưng cũng giống ARM khả năng xử lý song song hạn chế, mức độ can
thiệp sâu vào phần cứng bị hạn chế, kích thước lớn, tiêu tốn nhiều năng lượng. Vì vậy
máy tính PC phù hợp với những thiết bị SDR hoạt động tĩnh tại trạm cố định.
FPGA có ưu điểm vượt trội hơn là nhờ khả năng xử lý song song nên với cùng
một bài tốn xử lý thì chỉ cần một IC có tốc độ clock vừa phải cũng đủ trong khi các
dịng DSP, ARM, máy tính xử lý đơn nhiệm lại cần có tốc độ làm việc cao hơn nhiều
lần. Vì lý do này nên việc chọn linh kiện có tốc độ khơng cần q cao cho bài tốn thiết
kế máy thu SDR, từ đó kiểu chân IC FPGA cũng dễ dàng hơn cho thiết kế mạnh in và
phù hợp với thực tế chế tạo hiện tại ở Việt Nam. Chỉ cần một IC FPGA có tốc độ clock
300Mhz (XC3S500EVQ100 – kiểu chân QFP) là có thể đủ năng lực để thiết kế phần số

của máy thu SDR với trung tần lên đến khoảng 60Mhz và băng thông tương ứng 8Mhz.
Trong khi đó nếu giải quyết bài tốn này bằng DSP thì phải cần bộ xử lý có tốc độ
1GHz và nếu dùng ARM hoặc máy tính thì tốc độ chip phải lớn hơn nữa.
Một ưu điểm của FPGA nữa là khả năng can thiệp sâu vào phần cứng. Trong
thiết kế các mạch số ở phần thu chúng ta gặp rất nhiều bài toán thực tế như xử lý loại

17


bỏ nhiễu, quyết định ngưỡng, chống Jitter, mạch trễ… nếu khơng can thiệp sâu vào
phần cứng thì sự tối ưu của bộ giải điều chế sẽ giảm đi, từ đó ảnh hưởng đến độ nhạy
của máy thu.
Việc lựa chọn phần cứng nào cho việc thực hiện máy vô tuyến định nghĩa bằng
phần mềm SDR còn một phần được quyết định bởi mơi trường phát triển phần mềm hỗ
trợ trên nó, từ cách thức lập trình, ngơn ngữ, thư viện, các hệ thống công cụ hỗ trợ đi
kèm. Môi trường phát triển phần mềm này sẽ cho phép tận dụng được nhiều trí tuệ hơn,
khơng những nâng cao chất lượng mà còn rút ngắn thời gian đưa sản phẩm ra thị
trường. Nó cịn là khâu quyết định nâng cao mở rộng khả năng của máy vô tuyến theo
đúng quan điểm “vô tuyến định nghĩa bằng phần mềm”. Với lựa chọn FPGA của Xilinx
làm phần cứng đi cùng với môi trường phần mềm Xilinx ISE, ngơn ngữ lập trình mơ tả
phần cứng VHDL. Lý do sự lựa chọn này mà không chọn hãng Altera và ngơn ngữ
Verylog là vì cộng đồng người dùng ở Việt Nam, nhất là các tỉnh phía Bắc đã chọn sử
dụng Xilinx ngay từ khi công nghệ FPGA thâm nhập vào Việt Nam.
Xilinx ISE (Integrated Software Environment) là một bộ phần mềm thiết kế của
Xilinx , cho phép ta thực hiện các hệ thống nhúng của Xilinx từ khâu thiết kế ban đầu
(thông qua VHDL, Verilog HDL, ABEL hoặc là vẽ Schematic) cho đến khâu cuối cùng
là nạp thiết kế của mình lên FPGA. Xilinx ISE cịn hỗ trợ mô phỏng các file HDL để
kiểm tra xem hệ thống có hoạt động đúng như yêu cầu cần thiết kế hay khơng. Ngồi
ra, Xilinx ISE cịn có thể kết hợp với phần mềm ModelSim của hãng Mentor Graphic
hoặc phần mềm System Generator của Xilinx để thực thi những tác vụ mô phỏng viết

bằng ngôn ngữ VHDL.

18


Chương 2: CÁC VẤN ĐỀ KỸ THUẬT XỬ LÝ SỐ TRONG THIẾT KẾ MÁY VÔ
TUYẾN SDR BẰNG CÔNG NGHỆ FPGA
Trong thiết kế máy vô tuyến SDR cần xử lý nhiều nội dung gồm các vấn đề về
anten, mạch chia đường thu/phát, các mạnh cao tần như mạch lọc dải, mạch khuếch đại
tạp âm thấp (LNA), mạch khuếch đại công suất (PA), các mạch xử lý trung tần và mạch
xử lý băng gốc. Về kỹ thuật xử lý các mạch tương tự thì máy vơ tuyến SDR khơng khác
gì so với máy vô tuyến truyền thống nên các phần này luận văn sẽ khơng nghiên cứu
đến. Nội dung chính của chương này sẽ đi sâu hơn vào việc nghiên cứu tìm hiểu cụ thể
việc thực hiện thiết kế một thiết bị SDR cần làm chủ những kỹ thuật xử lý số gì, lựa
chọn linh kiện thế nào cho phù hợp với điều kiện công nghệ và thị trường ở Việt Nam
hiện nay.
2.1. BỘ BIẾN ĐỔI TƯƠNG TỰ/SỐ TÍN HIỆU TRUNG TẦN, CAO TẦN
Các bộ biến đổi ADC, DAC từ lâu đã được ứng dụng trong các thiết bị điện tử.
Trong thiết bị SDR, các bộ ADC, DAC cũng khơng có gì khác biệt. Chúng được sử
dụng để biến đổi tín hiệu tương tự sang tín hiệu số ở dạng các mẫu PAM (Pulse
Amplitude Modulation) và ngược lại chuyển đổi tín hiệu dạng số sang tín hiệu tương
tự.
Sự lựa chọn đúng đắn các bộ chuyển đổi, tương tự sang số (ADC) và số sang
tương tự (DAC), đóng một vai trị then chốt trong thiết kế thiết bị vô tuyến định nghĩa
bằng phần mềm. Việc lựa chọn này sẽ ảnh hưởng quyết định đến chất lượng chung của
hệ thống vì nó sẽ ảnh hưởng đến các tham số: công suất tiêu thụ, dải động, băng thông
và giá thành. Việc đánh giá khả năng định nghĩa bằng phần mềm của một hệ thống máy
thu phát vơ tuyến có thể được xác định thơng qua vị trí của các khâu chuyển đổi dữ liệu
ADC/DAC so với anten. Nếu vị trí này càng gần anten có nghĩa là việc số hóa tín hiệu
sẽ càng tăng lên và sẽ cho phép uyển chuyển hơn trong quá xử lý số. Tuy nhiên việc đặt

khâu chuyển đổi dữ liệu ADC hay DAC sát sau anten đặt ra các yêu cầu sau:
- Tốc lấy mẫu của bộ ADC hay DAC phải rất cao, đáp ứng các tín hiệu băng
rộng
- Số bit lượng tử hóa phải lớn để đáp ứng dải động rộng

19


- Hệ số dải động nhiễu tự do (SFDR) phải lớn để cho phép phục hồi dữ liệu công
suất nhỏ trên nền nhiễu của tín hiệu khác mạnh hơn đáng kể.
- Công suất tiêu thụ và giá thành phải chấp nhận được.
Tùy vào từng ứng dụng cụ thể mà có thể lựa chọn bộ biến đổi có tốc độ làm việc
và số bit thích hợp. Việc lựa chọn linh kiện ADC, DAC là bài toán cân đối giữa hiệu
quả sử dụng và chi phí tài chính. Với những ứng dụng cho thiết kế máy vơ tuyến SDR
hồn tồn số, tín hiệu cao tần được số hóa trực tiếp thì chắc chắn phải lựa chọn linh
kiện ADC, DAC có tốc độ làm việc cao. Tuy nhiên, chúng ta lại phải trả giá cho lựa
chọn này là số bít mẫu sẽ bị giảm hoặc giá thành linh kiện cao. Với những ứng dụng
thiết kế cho máy vô tuyến SDR trung tần số thì chúng ta có thể chọn tần số trung gian
khơng quá lớn để giảm chi phí cho linh kiện ADC, DAC đồng thời với bộ ADC tốc độ
thấp cũng sẽ có số bít nhiều hơn (14 bit hoặc 16 bit) nên độ nhạy của máy thu cũng cao
hơn.
Có thể thấy tất cả các yêu cầu trên là rất khó đạt được và việc đặt các khối
chuyển đổi ADC và DAC thường chỉ vẫn giới hạn tại khối trung tần IF. Khác với các
khối khác trong hệ thống SDR, công nghệ liên quan đến các khối chuyển đổi dữ liệu
ADC/DAC phát triển tương đối chậm. Do đó khi thiết kế phải cân bằng các lựa chọn
băng thông, dải động, công suất tiêu thụ và giá thành để đưa ra giải pháp hợp lý.
Một cách khái quát, bộ chuyển đổi ADC chuyển đổi tín hiệu tương tự/số, liên tục
cả về mặt thời gian và giá trị, sang tín hiệu rời rạc về thời gian và giá trị - tín hiệu số.
Bộ chuyển đổi DAC thực hiện quá trình ngược lại. Để thực hiện các chuyển đổi này,
một bộ chuyển đổi tương tự số ADC phải thực hiện hai công đoạn cơ bản là lấy mẫu –

ánh xạ thông tin thời gian, và lượng tử hóa - ánh xạ thơng tin biên độ. Hai khâu này là
nối tiếp nhau. Một bộ chuyển đổi số/tương tự DAC sẽ thực hiện quá trình ngược lại.
2.1.1. Lỗi đặc tính truyền đạt tuyến tính và khơng tuyến tính
Đặc tính truyền đạt của các bộ ADC và DAC lý tưởng yêu cầu phải tuyến tính,
tức mỗi thay đổi ở đầu vào, tín hiệu tương tự đối với bộ ADC, hay số đối với bộ DAC,
gây ra thay đổi với đầu ra số với bộ ADC và tương tự với bộ DAC, tỉ lệ tương ứng.
Hàm truyền đối với bộ ADC:

D = K+GA.

20


Hàm truyền đối với bộ DAC:

A = K+GA.

Ở đây D là tín hiệu số, A là tín hiệu tương tự, K và G là các hằng số.
Tuy nhiên trên thực tế, u cầu tuyến tính này thường khơng đạt được. Các tham
số liên quan thường được xác định qua sai độ lệch, là sai khác giữa giá trị lý tưởng và
giá trị thật của K, và hệ số tỉ lệ G.
2.1.2. Dải động (Dynamic Range)
Đối với các máy thông tin vơ tuyến nói chung và đặc biệt là máy vơ tuyến định
nghĩa bằng phần mềm, yêu cầu thu dải rộng là một yêu cầu thiết yếu. Điều này cho
phép thiết bị có thể hoạt động được ở nhiều dạng dữ liệu, băng tần hay chế độ khác
nhau. Nhược điểm của làm việc dải rộng là thiết bị phải xử lý tín hiệu mong muốn với
sự hiện diện của nhiễu , có thể là ngay nhiễu kênh lân cận. Do đó yêu cầu về dải động
rộng của bộ ADC là rất quan trọng. Để thấy được vai trò của yêu cầu dải động, cân
nhắc ví dụ sau: yêu cầu đối với máy thu GSM-900 là nó có thể khơi phục được một tín
hiệu -101 dBm mong muốn với sự hiện diện của nhiễu -13 dBm, tương ứng 88 dB dải

động.
- 13 dBm

Tín hiệu mạnh
Tín hiệu yếu

Tỷ lệ 88dB

- 43 dBm

-101 dBm

Hình 2.1: Dải động của bộ ADC

-107 dBm tạp âm

Ta có cơng thức tính dải động lý tưởng của một tín hiệu sin điều hòa là:
Dải động lý tưởng = SQNR = 6.02B + 1.76
với B là số bit được sử dụng cho lượng tử hóa. Thực tế dải động cịn bị ảnh hưởng bởi
các yếu tố như nhiễu nhiệt, méo hài, chứ không chỉ đơn thuần nhiễu lượng tử, do đó
một cách chính xác hơn dải động được xác định qua công thức sau:

21




P1
Dải động thực = 10 log10 
∞

N +N
+
Pk
∑
Thermal
 Q
k =2









Trong đó N Q là nhiễu lượng tử hóa, N Thermal là tạp âm nhiệt,

(2.1)
∞

∑ P là méo hài, P 1
k =2

k

là cơng suất tín hiệu dao động sin đầu vào.
Một lưu ý liên quan đến dải động là nếu tín hiệu đầu vào không sử dụng hết dải
tham chiếu quy định [-V FS /2, V FS /2], sẽ làm giảm dải động mong muốn, tương đương
dùng số bit lượng tử hóa ít hơn. Nếu ký hiệu FSR là phần trăm tín hiệu sin đầu vào sử

dụng tương ứng với dải quy định [-V FS /2, V FS /2], thì ta có thể xác định dải động thực sẽ
là:
Dải động thực = SQNR = 6.02B + 1.76 + 20log 10 (FSR).

(2.2)

Ví dụ nếu FSR = 75%, số bit sử dụng để lượng tử là 14, ta có dải động sẽ là: 6.02
x 14 + 1.76 + 20log 10 (0.75) = 83.54 (dB). Từ nhận xét này về mức độ sử dụng tồn
dải quy định của tín hiệu đầu vào, có thể thấy tại phần trước cuối (front-end) của một
thiết bị vô tuyến di động u cầu địi hỏi phải có một bộ AGC cho phép điều chỉnh
được mức tín hiệu đầu vào, thông thường thay đổi theo thời gian và địa điểm – thậm chí
mức thay đổi lớn, sao cho tối đa khả năng sử dụng toàn dải quy định [-V FS /2, V FS /2],
nhưng cũng giảm thiểu khả năng vượt quá ngưỡng cho phép ±V FS /2, gây ra hiện tượng
cắt ngưỡng (clipping) làm méo tín hiệu lượng tử. Các thiết kế thông thường thường
dành ra 6 dB cho khoảng phòng vệ tránh vượt ngưỡng, tương đương 1 bit và FSR =
50% để đề phòng sự tăng đột ngột của tín hiệu .
Bên cạnh dải động được xác định như trên, một số tham số liên quan khác là
méo hài và dải động nhiễu tự do SFDR. Việc biến đổi tín hiệu tương tự sang số về bản
chất là một quá trình phi tuyến, và sự phi tuyến này sẽ gây ra các hài. Các hài này có
thể sinh ra do hiện tượng cắt ngưỡng hay các đặc tính phi tuyến của thiết bị. Méo hài sẽ
làm giảm chất lượng của hệ thống. Để xác định ảnh hưởng của méo hài đối với hệ
thống, một số độ đo được định nghĩa. Thứ nhất đó là méo hài tổng cộng THD (Total
harmonic distortion):

22



 P


THD = 10 log10 ∞ 1
 P
∑ i
 i =2



 (dB),




(2.3)

với P 2 , P 3 , P 4 ,… là công suất hài bậc 2, bậc 3, … nằm trong dải Nyquist thứ
nhất, từ 0 đến tần số lấy mẫu/2, và P 1 là cơng suất của tín hiệu.
Ảnh hưởng của các hài đối với hoạt động của hệ thống có thể được đơn giản hóa
hơn với SFDR với việc chỉ xét đến ảnh hưởng của hài lớn nhất trong dải Nyquist thứ
nhất:

 P1 
SFDR = 10 log10 
 (dB), i = 2,3,4,…
 max( Pi ) 

(2.4)

Hai độ đo khác cũng thường được quan tâm là tỉ số tín trên tạp cộng méo SINAD
(Signal to Noise and Distortion Ratio) và số bit hiệu dụng ENOB (Effective Number of
Bits).

Độ đo tỉ số tín trên tạp cộng méo SINAD quan tâm đến tác động của cả các
nguồn nhiễu (tạp âm nhiệt, nhiễu lượng tử hóa) cộng méo hài:



P1
SINAD = 10 log10 
∞
N+ P
∑
i

i =2




 (dB).




(2.5)

Vì ảnh hưởng của các nguồn nhiễu cộng méo hài, dải động của một bộ chuyển
đổi ADC kém hơn so với điều kiện lý tưởng, hay tương đương với một bộ chuyển đổi
lý tưởng có số bit lượng tử hóa ít hơn. Do đó dải động của một bộ chuyển đổi ADC có
thể được biễu diễn qua số bit hiệu dụng ENOB mà một bộ chuyển đổi lý tưởng sử dụng
để đạt được dải động tương đương. Ta có thể xác định mối liên hệ giữa ENOB và
SINAD như sau:

ENOB = (SINAD - 1.76)/6.02.

(2.6)

23