THIẾT kế hệ THỐNG điều KHIỂN LIÊN tục (PHẦN 1) (cơ sở tự ĐỘNG SLIDE)
Bạn đang xem bản rút gọn của tài liệu. Xem và tải ngay bản đầy đủ của tài liệu tại đây (115.84 KB, 18 trang )
CHƯƠNG 6
THIẾT KẾ HỆ THỐNG
ĐIỀU KHIỂN LIÊN TỤC
Khái niệm
Thiết kế là tồn bộ q trình bổ sung thiết bị (phần cứng) cũng như thuật
toán (phần mềm) vào hệ thống cho trước để được hệ mới thỏa mãn yêu
cầu về tính ổn định, chính xác, đáp ứng quá độ,….
Các phương pháp điều khiển
•
Hiệu chỉnh nối tiếp
•
Hồi tiếp trạng thái
Hiệu chỉnh nối tiếp
Sơ đồ điều khiển
R(s)
C(s)
+
Gc(s)
G(s)
-
•
Các bộ điều khiển: sớm pha, trể pha, PI, PD,…
•
PP thiết kế: QĐNS, Bode.
Hồi tiếp trạng thái
Sơ đồ điều khiển
•
Bộ điều khiển:
u(t) = r(t) − K * x(t)
= [k1 k 2 ...k n ]
• PP thiết kế: phân bố cực,KLQR,…
Ảnh hưởng khâu hiệu chỉnh
lên hệ thống
1000
G(s) = 2
s + 4s + 100
Sơ đồ điều khiển
R(s)
C(s)
+
Gc(s)
G(s)
-
s + 10
a) G C (s) =
s + 25
s+2
b) G C (s) =
s +1
Ảnh hưởng khâu hiệu chỉnh
a)
lên
hệ thống
Ảnh hưởng khâu hiệu chỉnh
b) lên
hệ thống
Thiết kế hệ thống dùng QĐNS
R(s)
C(s)
+
Gc(s)
G(s)
-
Bộ điều khiển sớm pha → cải thiện chất lượng quá độ
G C (s) = K C
s+ 1
αT (α > 1)
s+ 1
T
Thiết kế hệ thống dùng QĐNS
R(s)
C(s)
+
Gc(s)
-
Các bước thiết kế:
Đọc sách
G(s)
Ví dụ
Sơ đồ điều khiển
1
G(s) =
s(s + 5)(s + 10)
R(s)
C(s)
+
Gc(s)
G(s)
-
•
Thiết kế GC(s) sao cho sau khi thiết kế hệ thống thỏa yêu cầu:
POT = 9.5% và tqđ(2%) = 2s. Cho GC(s) có zero bằng -4.
Thiết kế hệ thống dùng QĐNS
R(s)
C(s)
+
Gc(s)
G(s)
-
Bộ điều khiển trễ pha → cải thiện chất lượng xác lập
s+ 1
βT
G C (s) = K C
(β < 1)
s+ 1
T
Thiết kế hệ thống dùng QĐNS
R(s)
C(s)
+
Gc(s)
-
Các bước thiết kế:
Đọc sách
G(s)
Ví dụ
Sơ đồ điều khiển
R(s)
s +1
G(s) = 2
s (s + 10)
C(s)
+
Gc(s)
G(s)
-
•
Thiết kế GC(s) sao cho sau khi thiết kế hệ thống có đáp ứng q
độ thay đổi khơng đáng kể và có hệ số gia tốc bằng 20.
Bài tập 1
Sơ đồ điều khiển
R(s)
10s + 1
G(s) =
s(s + 10) 2
C(s)
+
Gc(s)
G(s)
-
•
Thiết kế GC(s) sao cho sau khi thiết kế hệ thống thỏa yêu cầu:
POT = 9.5% và tqđ(5%) = 0.2s.
Bài tập 2
Sơ đồ điều khiển
R(s)
s +1
G(s) = 2
s (s + 10)
C(s)
+
Gc(s)
G(s)
-
•
Thiết kế GC(s) sao cho sau khi thiết kế hệ thống có đáp ứng q
độ thay đổi khơng đáng kể và có hệ số gia tốc bằng 20.
Kiểm tra 1
Sơ đồ điều khiển
40
G(s) = 2
s (s + 10)
R(s)
C(s)
+
Gc(s)
G(s)
-
•
Thiết kế GC(s) sao cho sau khi thiết kế hệ thống thỏa yêu cầu:
POT < 10 % và tqđ(2%) < 1s.
Kiểm tra 2
Sơ đồ điều khiển
40
G(s) = 3
s + 14s 2 + 40s
R(s)
C(s)
+
Gc(s)
G(s)
-
•
Thiết kế GC(s) sao cho sau khi thiết kế hệ thống có đáp ứng q
độ thay đổi khơng đáng kể và có sai số đối với hàm dốc đơn vị
bằng 0.01.
