ĐẠI HỌC QUỐC GIA HÀ NỘI
TRƯỜNG ĐẠI HỌC CÔNG NGHỆ

VŨ TUẤN ANH

NGHIÊN CỨU, THIẾT KẾ, CHẾ TẠO DAO ĐỘNG
SÓNG MANG BĂNG TẦN L ĐIỀU CHẾ MÃ NHẬN
BIẾT CHỦ QUYỀN QUỐC GIA SỬ DỤNG CHO
THIẾT BỊ HÀNG KHÔNG VÀ HÀNG HẢI

LUẬN VĂN THẠC SĨ

Hà Nội – 2008


ĐẠI HỌC QUỐC GIA HÀ NỘI
TRƯỜNG ĐẠI HỌC CÔNG NGHỆ

VŨ TUẤN ANH

NGHIÊN CỨU, THIẾT KẾ, CHẾ TẠO DAO ĐỘNG
SÓNG MANG BĂNG TẦN L ĐIỀU CHẾ MÃ NHẬN
BIẾT CHỦ QUYỀN QUỐC GIA SỬ DỤNG CHO
THIẾT BỊ HÀNG KHÔNG VÀ HÀNG HẢI

Ngành
Chuyên ngành
Mã số

:
:

:

Công nghệ Điện tử - Viễn thông
Kỹ thuật Điện tử
60 52 70

LUẬN VĂN THẠC SĨ
NGƯỜI HƯỚNG DẪN KHOA HỌC: TS. BẠCH GIA DƯƠNG

Hà Nội – 2008


LỜI CẢM ƠN

Lời đầu tiên em xin chân thành cảm ơn thầy giáo TS. Bạch Gia Dương, người trực
tiếp hướng dẫn em làm khoá luận tốt nghiệp và tạo những điều kiện tốt nhất cho em trong
thời gian học tập và nghiên cứu tại trung tâm nghiên cứu Điện tử - Viễn thông, trường Đại
học Công Nghệ. Em xin cám ơn các thầy, cô giáo giảng dạy tại trường Đại học Công
Nghệ, Đại học Quốc gia Hà Nội đã trang bị cho em những kiến thức quý báu.
Xin cảm ơn gia đình và bạn bè, những người ln bên em, động viên và tạo những
điều kiện tốt nhất để em có được điều kiện học tập và nghiên cứu.

Vũ Tuấn Anh


LỜI CAM ĐOAN
Tơi xin cam đoan, đây là cơng trình nghiên cứu khoa học của riêng tôi. Các số liệu
và kết quả nêu trong luận văn là trung thực và chưa từng được cơng bố trong bất cứ cơng
trình nào.


Hà Nội, ngày 23/11/2008
Tác giả

Vũ Tuấn Anh


1

MỤC LỤC
MỤC LỤC CÁC HÌNH VẼ ................................................................................................. 3
MỤC LỤC CÁC BẢNG BIỂU ............................................................................................ 6
BẢNG CÁC KÝ HIỆU VIẾT TẮT ..................................................................................... 7
MỞ ĐẦU .............................................................................................................................. 8
Chương 1 - MẠCH VÒNG BÁM PHA VÀ BỘ TỔ HỢP TẦN SỐ ................................... 9
1.1. Mạch vòng bám pha ...................................................................................................... 9
1.1.1. Giới thiệu chung ................................................................................................. 9
1.1.2. Tổng quan về vòng bám pha (PLL) ................................................................... 9
1.2. Bộ tổ hợp tần số dùng vòng bám pha ......................................................................... 13
1.2.1. Bộ so pha ........................................................................................................... 13
1.2.2. Các bộ chia tần ................................................................................................. 15
1.2.3. Bộ lọc tần số thấp .............................................................................................. 15
1.2.4. Bộ dao động điều khiển bằng điện áp (VCO) .................................................. 16
1.3. Giới thiệu về học IC ADF411x .................................................................................... 16
1.3.1. Họ IC ADF411x ................................................................................................ 16
1.3.2. Mô tả chức năng các chân ............................................................................... 18
1.3.3. Mô tả chức năng mạch điện ............................................................................. 19
Chương 2 - TỔNG QUAN VỀ KỸ THUẬT SIÊU ........................................................... 23
2.1. Giới thiệu chung .......................................................................................................... 23
2.2. Lý thuyết đường truyền và giản đồ Smith.................................................................. 23
2.2.1. Mơ hình tương đương tham số tập trung của đường truyền .......................... 24

2.2.2. Biểu đồ Smith .................................................................................................... 28
2.3. Mạch dải siêu cao tần .................................................................................................. 36
2.3.1 Giới thiệu ........................................................................................................... 36
2.3.2. Tham số S.......................................................................................................... 42
2.3.3. Các kỹ thuật phối hợp trở kháng ..................................................................... 45
2.3.4. Khuếch đại ........................................................................................................ 47
Chương 3 - MÃ NHẬN BIẾT CHỦ QUYỀN QUỐC GIA ICAO .................................... 50
3.1. Hệ thống thông tin, dẫn đường, giám sát và quản lý không vận ............................... 50
3.1.1. Giới thiệu .......................................................................................................... 50
3.1.2. Hệ thống mạng viễn thông hàng không ........................................................... 52
3.1.3. Hệ thống dịch vụ không vận ............................................................................. 53
3.2. Hệ thống radar giám sát không vận ........................................................................... 68


2
3.2.1. Tổng quan về hệ thống radar ........................................................................... 68
3.2.2. Hệ thống radar giám sát sơ cấp (Primary Surveillance Radar – PSR) .......... 68
3.2.3. Hệ thống radar giám sát thứ cấp (Secondary Surveillance Radar – SSR) ..... 69
3.2.3. Hệ thống giám sát phụ thuộc tự động (ADS-B) ............................................... 76
Chương 4 – CÁC KẾT QUẢ THỰC NGHIỆM ............................................................... 79
4.1. Chế tạo bộ tổ hợp tần số băng L ................................................................................. 79
4.2.1. Chế tạo VCO ..................................................................................................... 79
4.2.2. Chế tạo bộ tổ hợp tần số ................................................................................... 81
4.2. Chế tạo bộ khuếch đại siêu cao tần............................................................................. 88
4.3. Chế tạo bộ phát mã ICAO .......................................................................................... 96
4.3.1. Phát mã ICAO sử dụng DSP56307EVM ......................................................... 96
4.3.2. Phát mã ICAO sử dụng vi điểu khiển PSOC ................................................... 98
KẾT LUẬN ...................................................................................................................... 102
TÀI LIỆU THAM KHẢO ............................................................................................... 103
PHỤ LỤC



3

MỤC LỤC CÁC HÌNH VẼ
Hình 1.1. Sơ đồ chức năng của mạch vịng bám pha............................................. 10
Hình 1.2. Đặc trưng chuyển tần số - điện áp của PLL.......................................... 12
Hình 1.3. Sự phụ thuộc của tần số VCO vào điện áp ........................................... 12
Hình 1.4. Sơ đồ chức năng bộ tổ hợp tần số dùng mạch vịng bám pha. ............... 13
Hình 1.5. Cấu trúc của 1 bộ so pha số .................................................................. 14
Hình 1.6. Giản đồ xung lối vào/ra (IN/OUT) khi chưa bắt chập. .......................... 15
Hình 1.7. Giản đồ xung lối vào/ra (IN/OUT) khi tần số 2 lối vào bằng nhau. ....... 15
Hình 1.8. IC ADF411x. ........................................................................................ 16
Hình 1.9. Sơ đồ chức năng của họ IC ADF 411x. ............................................... 17
Hình 1.10. Các thơng số về khoảng cách của 2 loại IC 20 chân gầm
và 16 chân rết ..................................................................................... 18
Hình 1.11. Tầng lối vào chuẩn. ............................................................................ 19
Hình 1.12. Tầng lối vào RF. ................................................................................. 20
Hình 1.13. Bộ chia A và B. .................................................................................. 20
Hình 1.14. Sơ đồ nguyên lý đã được đơn giản hoá và giản đồ xung của
bộ tách sóng pha/tần số....................................................................... 21
Hình 1.15. Giản đồ thời gian của việc chốt dữ liệu. .............................................. 22
Hình 1.16. Mạch MUXOUT ................................................................................ 22
Hình 2.1. Phổ tần số của sóng điện từ................................................................... 23
Hình 2.2. Dây dẫn song song và sơ đồ tương đương............................................. 24
Hình 2.3. Họ vịng trịn đẳng điện trở. .................................................................. 29
Hình 2.4. Họ vịng trịn đẳng điện kháng. ............................................................. 30
Hình 2.5. Vịng trịn đẳng điện kháng phía trên trục hồnh. .................................. 30
Hình 2.6. Vịng trịn đẳng điện kháng phía dưới trục hồnh.................................. 31
Hình 2.7. Vịng trịn đẳng điện trở và điện kháng trên cùng một đồ thị. ................ 31

Hình 2.8. Họ vịng trịn đẳng ||. .......................................................................... 32
Hình 2.9. Giản đồ Smith chuẩn ........................................................................... 34
Hình 2.10. Biểu diễn điểm bụng và điểm nút của sóng đứng trên giản đồ Smith .. 36
Hình 2.11. Các loại mạch vi dải. .......................................................................... 37
Hình 2.12: Các dạng đường truyền sóng .............................................................. 38
Hình 2.13. Sơ đồ mạch tương đương. ................................................................... 39
Hình 2.14. Đường truyền vi dải. ........................................................................... 42
Hình 2.15. Sơ đồ đo. ................ ........................................................................... 43
Hình 2.16. Sơ đồ xác định S ij .. ........................................................................... 44
Hình 2.17. Sơ đồ xác định Sii .. ........................................................................... 44
Hình 3.1. Mơ hình hệ thống CNS/ATM ............................................................... 51


4

Hình 3.2. Mạng ATN ............... ........................................................................... 52
Hình 3.3. Cấu trúc trường của gói thơng tin ATS. ................................................ 55
Hình 3.4. Gói thơng tin lỗi truyền thơng. .............................................................. 66
Hình 3.5. Gói thơng tin kế hoạch bay ................................................................... 67
Hình 3.6. Sơ đồ hệ thống giám sát thứ cấp. .......................................................... 70
Hình 3.7. Anten có độ mở lớn (LVA)................................................................... 70
Hình 3.8. Tín hiệu SSR ............ ........................................................................... 71
Hình 3.9. Định dạng tín hiệu trả lời trong chế độ A/C ......................................... 72
Hình 3.10. Định dạng tín hiệu thăm dị chế độ 3/A, C, S. ..................................... 75
Hình 3.11. Tín hiệu thăm dị chế độ S. ................................................................. 75
Hình 3.12. Định dạng trả lời chế độ S .................................................................. 76
Hình 3.13. Hệ thống định vị GPS ........................................................................... 77
Hình 4.1. Sự phụ thuộc của VCO 500-1100 MHz vào điện áp................................ 80
Hình 4.2. VCO dải tần 500MHz-1.1GHz. .............................................................. 80
Hình 4.3. Sơ đồ khối bộ tổ hợp tần số băng L......................................................... 81

Hình 4.4. Sơ đồ nguyên lý bộ tổ hợp tần số băng L ................................................ 82
Hình 4.5. Sơ đồ chức năng hệ thống AFC ............................................................. 83
Hình 4.6. Bộ tổ hợp tần số dải tần 1020MHz-1100MHz......................................... 83
Hình 4.7. Kết quả trên máy phân tích phổ - tần số 1020MHz ................................. 84
Hình 4.8. Kết quả trên máy phân tích phổ - tần số 1030MHz ................................. 84
Hình 4.9. Kết quả trên máy phân tích phổ - tần số 1040MHz ................................. 85
Hình 4.10. Kết quả trên máy phân tích phổ - tần số 1050MHz ............................... 85
Hình 4.11. Kết quả trên máy phân tích phổ - tần số 1060MHz ............................... 86
Hình 4.12. Kết quả trên máy phân tích phổ - tần số 1070MHz ............................... 86
Hình 4.13. Kết quả trên máy phân tích phổ - tần số 1080MHz ............................... 87
Hình 4.14. Kết quả trên máy phân tích phổ - tần số 1090MHz ............................... 87
Hình 4.15. Kết quả trên máy phân tích phổ - tần số 1100MHz ............................... 88
Hình 4.16. Sơ đồ khối bộ khuếch đại siêu cao tần công suất 45W .......................... 89
Hình 4.17. Sơ đồ nguyên lý nhánh 1 của bộ khuếch đại cơng suất 45W ................. 89
Hình 4.18. Kết quả mô phỏng tham số S11, S21 của nhánh 1 ................................... 90
Hình 4.19. Kết quả mơ phỏng tỉ số sóng đứng vswr(s11) của nhánh 1 ..................... 90
Hình 4.20. Kết quả mô phỏng tham số S22 của nhánh 1 .......................................... 91
Hình 4.21. Kết quả mơ phỏng tỉ số sóng đứng vswr(s22) của nhánh 1 ..................... 91
Hình 4.22. Sơ đồ nguyên lý nhánh 2 ...................................................................... 92
Hình 4.23. Kết quả mơ phỏng tham số S22, S21 của nhánh 2 ................................... 93
Hình 4.24. Kết quả mơ phỏng tỉ số sóng đứng vswr(s22) của nhánh 2 ..................... 93
Hình 4.25. Kết quả mơ phỏng tham số S11 của nhánh 2 .......................................... 94
Hình 4.26. Kết quả mơ phỏng tỉ số sóng đứng vswr(s11) của nhánh 2 ..................... 94
Hình 4.27. Hình ảnh thực tế của bộ khuếch đại cơng suất 45W .............................. 95
Hình 4.28. Kết quả đo tham số S trên máy phân tích mạng ..................................... 95


5

Hình 4.29. DSP56307EVM. ................................................................................... 96

Hình 4.30. Giao diện phần mềm Debug-56k .......................................................... 97
Hình 4.31. Một đoạn mã ICAO chế độ S được tạo bởi kít DSP56307EVM ............ 98
Hình 4.32. Các mơ trong trên vi điều khiển PSOC ................................................. 98
Hình 4.33. Sơ đồ khối của vi điều khiển PSOC. ..................................................... 99
Hình 4.34. Bộ phát mã ICAO sử dụng vi điều khiển PSOC CY8C27443 ............... 99
Hình 4.35. Kết nối các mơ đun trong vi điều khiển PSOC CY8C27443 ................. 100
Hình 4.36. Bảng các thơng số cấu hình cho vi điều khiển PSOC CY8C27443. ....... 100
Hình 4.37. Nạp chương trình cho vi điều khiển PSOC bằng phần mềm
CYP qua cổng LPT. .............................................................................. 101
Hình 4.38. Một đoạn mã ICAO chế độ S được tạo bởi vi điều khiển PSOC
CY8C27443. ........................................................................................ 101


6

MỤC LỤC CÁC BẢNG BIỂU
Bảng 1.1. Bít điều khiển lựa chọn chốt dữ liệu ....................................................... 21
Bảng 3.1. Các dịch vụ cảnh báo và thông tin chuyến bay chuẩn ............................. 54
Bảng 3.2. Các trường chuẩn trong gói thơng tin dịch vụ cảnh báo không vận ......... 55
Bảng 3.3. Chức năng các chế độ sử dụng trong tín hiệu thăm dị chế độ A/C.......... 71
Bảng 3.4. Vị trí các xung trong tín hiệu trả lời chế độ A/C ..................................... 72
Bảng 3.5. Thứ tự các nhóm xung ............................................................................ 73
Bảng 4.1. Sự phụ thuộc tần số vào điện áp của VCO. ............................................. 79


7

BẢNG CÁC KÝ HIỆU VIẾT TẮT

Ký hiệu

ADS-B

Tiếng Anh
Automatic Dependent Surveillance
Broadcast

Tiếng Việt
Hệ thống giám sát phụ thuộc tự
động-Quảng bá

ATC
ATM
ATN

Air Traffic Controller
Air Traffic Management
Aeronautical Telecommunication

Hệ thống điều khiển không vận
Quản lý không vận
Mạng truyền thông hàng không

ATS
CNS

Network
Air Traffic Service
Communication, Navigation,
Surveillance


Dịch vụ hàng không
Thông tin, dẫn đường, giám sát

DAC
DDS
DPSK

Digital to Analog Converter
Direct Digital Synthesis
Differential Phase Shift Keying

Bộ biến đổi số sang tương tự
Tổng hợp số trực tiếp
Khóa dịch pha vi sai

ELM
FSK
ICAO

Extend Length Message
Frequency Shift Keying
International Civil Aviation
Organization

Bản tin có độ dài mở rộng
Khố dịch tần
Tổng chức hàng không dân dụng
quốc tế

IFF

LPF
PLL

Identification Friend or Foe
Low Pass Filter
Phase Locked Loop

Nhận biết địch-ta
Bộ lọc tần số thấp
Vòng bám pha

PPM
PSR
SLM
SLS

Pulse Position Modulation
Primary Surveillance Radar
Standard Length Message
Side-Lode Suppression

Điều chế vị trí xung
Hệ thống giám sát sơ cấp
Bản tin có độ dài chuẩn
Xung triệt tiêu thùy bên

SSR
VCO

Secondary Surveillance Radar

Voltage Controlled Ossillator

Hệ thống giám sát thứ cấp
Bộ dao động điều khiển bằng
điện áp


8

MỞ ĐẦU
Hệ thống hỏi đáp và dẫn đường cho các phương tiện đường không, đường thuỷ
và trên mặt đất ngày càng đóng vai trị quan trọng trong điều kiện tồn cầu hoá, khi
hoạt động giao thương giữa các nước trở nên nhộn nhịp, sôi động. Hệ thống này được
phát triển dựa trên cơ sở hệ thống nhận biết địch-ta (IFF–Identification Friend or Foe)
ban đầu dùng trong quân sự và trước tiên cho hàng khơng dân dụng-lĩnh vực địi hỏi sự
giám sát, quản lý và điều phái chặt chẽ nhằm đảm bảo an toàn, hiệu quả cho các
chuyến bay.
Trong hệ thống này, để trao đổi thông tin giữa các trạm radar đặt dưới mặt đất
với máy bay cũng như trao đổi thông tin giữa các máy bay hiện nay các nước trên thế
giới đều hướng tới thiết lập riêng cho mình bộ mã nhận biết riêng theo quy định của
ICAO. Ở Việt Nam, việc thiết kế, chế tạo bộ mã riêng thống nhất chung cho cả nước
và tuân theo chuẩn quốc tế được đặt ra với yêu cầu rất cấp bách, nhằm đảm bảo an
ninh Quốc gia cũng như tạo mã bí mật cho các phương tiện quân sự của ta.
Mã hỏi đáp theo định dạng của ICAO sẽ được biến đổi thành mã nhị phân và
được điều chế tại tần trung tần theo phương pháp điều chế D8PSK do ICAO kiến nghị.
Sau đó tín hiệu này được cộng với một tần số sóng mang của bộ tổ hợp tần số để đưa
tần số tín hiệu mã ICAO lên băng L. Vì thế để điều chế mã nhận biết chủ quyền Quốc
Gia, yêu cầu đặt ra là phải thiết kế một dao động sóng mang băng L có độ ổn định
ngang cấp thạch anh, cơng suất tín hiệu ra lớn. Hơn nữa, dao động sóng mang này cịn
phải có cơ chế nhảy tần linh hoạt, mềm dẻo để có khả năng chống nhiễu tích cực.

Đề tài luận văn thạc sỹ “Nghiên cứu, thiết kế, chế tạo dao động sóng mang băng
tần L điều chế mã nhận biết chủ quyền Quốc Gia dùng cho thiết bị hàng không và
hàng hải” thuộc chuyên đề 1-3 của đề tài trọng điểm cấp nhà nước (mã số:
KC.01.12/06-10). Cơ quan chủ trì là trường Đại học Công Nghệ, Đại học Quốc Gia Hà
Nội, TS. Bạch Gia Dương là chủ nhiệm đề tài.


9

Chương 1 - MẠCH VÒNG BÁM PHA VÀ BỘ TỔ HỢP
TẦN SỐ
1.1. Mạch vòng bám pha [1],[6]
1.1.1. Giới thiệu chung
Bộ tạo dao động siêu cao tần chiếm một vai trò rất căn bản trong các hệ thống
thơng tin vì có khả năng tạo ra các sóng tham chiếu sử dụng trong việc điều chế và giải
điều chế…Trong các hệ thống như vậy, tính chính xác và ổn định của các bộ tạo dao
động luôn phải được quan tâm nhằm đảm bảo chất lượng của hệ thống.
Cho đến nay đã có nhiều phương pháp để tăng tính ổn định của bộ tạo dao
động, trong đó đáng chú ý là kỹ thuật vòng bám pha PLL (Phase Locked Loop) và kỹ
thuật tổng hợp số trực tiếp DDS (Direct Digital Synthesis). Mỗi kỹ thuật đều có những
điểm mạnh và yếu riêng. Kỹ thuật DDS là một hệ thống hở, sử dụng máy tính số và
các bộ DAC (Digital to Analog Converter) để tạo ra các tín hiệu mong muốn. Đây là
kỹ thuật tổng hợp tần số trực tiếp. Kỹ thuật này có ưu điểm nổi bật là thời gian thiết
lập tần số rất nhanh, độ phân giải tần số rất nhỏ. Tuy nhiên, nhược điểm là tiêu thụ
nhiều năng lượng và chỉ thích hợp với dải tần cỡ vài trăm MHz. Trong khi đó, kỹ thuật
PLL lại sử dụng hệ thống hồi tiếp kín, trong đó độ ổn định của hồi tiếp là quan trọng
nhất. Đây là kỹ thuật tổng hợp tần số gián tiếp. Kỹ thuật này yếu hơn DDS ở thời gian
thiết lập tần số. Tuy nhiên, kỹ thuật này lại có ưu điểm là tiêu thụ rất ít năng lượng và
rất thích hợp với dải tần siêu cao là dải tần số từ 300MHz đến 3GHz.


1.1.2. Tổng quan về vòng bám pha (PLL)
Hệ thống tự động điều chỉnh tần số theo pha hay còn gọi là vòng bám pha PLL
được sử dụng rộng rãi trong việc sử lý tín hiệu tương tự và các hệ thống số. Một số
ứng dụng quan trọng của vòng bám pha là điều chế và giải điều chế FM, giải điều chế
FSK (FSK demodulation), giải mã âm thanh, nhân tần, đồng bộ hoá xung đồng bộ, tổ
hợp tần số, máy phát điều tần…
Vòng bám pha được mô tả lần đầu tiên vào những năm 1930 khi được ứng dụng
trong việc đồng bộ quét dọc và qt ngang trong vơ tuyến truyền hình. Cùng với sự
phát triển của các vi mạch tích hợp, vịng bám pha được sử dụng trong rất nhiều ứng
dụng khác nhau. Vào khoảng năm 1965, người ta đã tạo ra những vi mạch tích hợp
PLL đầu tiên, chỉ sử dụng các thiết bị tương tự. Những tiến bộ ngày nay trong sản xuất
vi mạch tích hợp đã gia tăng việc sử dung các thiết bị PLL vì giá thành ngày càng rẻ
và có độ tin cậy cao. Hiện nay PLL đã có thể được tích hợp tồn bộ trên một đơn chip.
Mạch vịng bám pha PLL cơ bản được trình bày trong sơ đồ chức năng hình
1.1, bao gồm những phần chính là bộ so sánh pha, bộ lọc thông thấp, máy phát tần số


10

được điều khiển bằng điện áp VCO (Voltage Controlled Ossillator). Ba khối này hợp
thành một hệ thống phản hồi về tần số khép kín.

Lối vào tín hiệu

Vs(t)
fs

Lối vào so sánh

Ve(t)


So sánh pha

Lọc tần số thấp

V0(t)
f0

Vd(t)

VCO

Điện áp điều khiển VCO

Hình 1.1. Sơ đồ chức năng của mạch vịng bám pha.
Khi khơng có tín hiệu vào PLL, sự chênh lệch điện áp Ve(t) ở lối ra của bộ so
sánh pha bằng không. Điện áp Vd(t) ở lối ra của bộ lọc tần thấp cũng bằng không. Bộ
dao động điều khiển bằng điện áp VCO hoạt động ở tần số định f0 gọi là tần số dao
động trung tâm. Khi có tín hiệu đưa vào hệ thống PLL, bộ so pha sẽ so pha và tần số
của tín hiệu lối vào với pha và tần số của VCO và tạo ra một điện áp sai số Ve(t) tỉ lệ
với sự lệch pha và chênh lệch tần số của tín hiệu lối vào và VCO, tức là phản ánh sự
khác nhau về pha và tần số của 2 tín hiệu. Điện áp sai số này được lọc rồi đưa vào lối
vào điều khiển của VCO. Điện thế điều khiển Vd(t) thúc đẩy tần số của VCO thay đổi
theo hướng giảm bớt sự khác nhau về tần số giữa tín hiệu f0 và tín hiệu lối vào. Khi tần
số lối vào fs tiến dần đến tần số f0, do tính chất hồi tiếp của PLL sẽ thúc đẩy VCO
đồng bộ hoặc bắt chập với tín hiệu lối vào. Sau khi chập, tần số VCO sẽ bằng tần số
của tín hiệu lối vào, tuy nhiên vẫn có độ chênh lệch về pha nào đó. Sự chênh lệch về
pha này là cần thiết để tạo ra điện áp sai Ve(t) để chuyển tần số dao động tự do của
VCO thành tần số của tín hiệu vào fs, như vậy sẽ giữ cho PLL ở trạng thái giữ chập tần
số. Kết quả là tần số của dao động VCO có độ ổn định tần số ngang cấp với độ ổn định

tần số của tín hiệu so sánh pha với tần số VCO. Như vậy nếu sử dụng fs là dao động
chuẩn thạch anh có độ ổn định tần số cao thì kết quả mạch vịng bám pha sẽ cho độ ổn
định tần số của VCO ngang cấp thạch anh. Khơng phải tín hiệu nào VCO cũng bắt
chập được. Dải tần số trên đó hệ duy trì tình trạng chập với tín hiệu lối vào được gọi là
dải giữ chập hay giải bám (lock range) của hệ thống PLL. Dải tần số trên đó hệ thống


11

PLL có thể bẳt chập một tín hiệu vào gọi là dải bắt chập (capture range). Dải bắt chập
bao giờ cũng nhỏ hơn giải giữ chập.
Ta có thể dùng một cách khác để miêu tả hoạt động của PLL là bộ so sánh pha
thực chất là mạch nhân và trộn tín hiệu vào với tín hiệu VCO. Sự trộn này tạo tần số
tổng và tần số hiệu fs ± f0. Khi mạch ở trạng thái chập thì hiệu tần số fs – f0 = 0, do đó
tạo ra thành phần một chiều. Bộ lọc tần số thấp loại bỏ thành phần tần số tổng fs + f0,
nhưng tiếp nhận thành phần điện áp một chiều, tức là chỉ cho thành phần một chiều đi
qua. Thành phần một chiều này điều khiển VCO hoạt động ở trạng thái giữ chập với
tín hiệu vào. Một điểm đáng chú ý là giải chập độc lập với dải tần số của bộ lọc tần số
thấp vì khi mạch ở trạng thái giữ chập thành phần hiệu tần số bao giờ cũng là dòng
một chiều.
1.1.2.1. Bắt chập và giữ chập
Khi mạch chưa ở trạng thái bắt chập, bộ so pha trộn tín hiệu vào với tín hiệu
VCO để tạo ra thành phần tổng và hiệu hai tần số. Nếu thành phần hiệu nằm bên ngoài
biên dải tần số của bộ lọc tần thấp thì thành phần này sẽ bị loại bỏ cùng thành phần
tổng tần số. Do đó trong mạch sẽ khơng có thơng tin nào được truyền qua mạch lọc và
VCO tiếp tục hoạt động ở tần số trung tâm ban đầu. Khi tần số tín hiệu vào tiến dần
đến tần số phát của VCO thì thành phần hiệu giảm xuống và tiến dần đến biên dải tần
số của bộ lọc tần thấp. Lúc đó, một phần của thành phần tín hiệu đi qua được bộ lọc
tần thấp và thúc đẩy VCO chuyển đến tần số của tín hiệu vào theo hướng sao cho
thành phần hiệu tần số giảm và cho phép nhiều thông tin nữa đi qua bộ lọc tần thấp

đến VCO. Đây là cơ chế hồi tiếp dương thúc đẩy VCO chập với tín hiệu vào.
1.1.2.2. Đặc trưng chuyển tần số sang điện áp
Hình 1.2 cho thấy đặc trưng chuyển tần số sang điện áp điển hình của PLL. Khi
đưa tín hiệu vào PLL, tần số sẽ được quét từ từ trên một dải rộng. Trục thẳng đứng là
điện thế tương ứng Vd của mạch. Trên hình 1.2a là trường hợp tần số tín hiệu tăng dần,
mạch khơng phản ứng gì với tín hiệu cho đến khi tần số tín hiệu đạt tới tần số ω1 tương
ứng với biên dưới của vùng bắt chập. Lúc đó hệ bắt chập với tín hiệu vào và tạo ra
bước nhảy của điện thế Vd với dấu âm. Sau đó, VCO thay đổi tần số với hệ số góc
bằng nghịch đảo của hệ số khuếch đại lối vào VCO (1/K0) và đi qua giá trị V0 khi ω1=ω0 mạch bám sát tín hiệu vào cho đến khi tần số tín hiệu vào đạt đến ω2 tương ứng
với biên trên của khoảng giữ chập. Khi đó hệ mất bám, điện thế Vd tụt xuống V0 và tạo
ra tần số dao động tự do của VCO (hình 1.2a).
Nếu ta lại cho tần số tín hiệu vào quét theo chiều hướng giảm dần thì quá trình
lặp lại nhưng đảo ngược so với trước (hình 1.2b) mạch bắt chập lại với tín hiệu ở ω3
tương ứng với biên trên của dải bắt chập và bám sát theo tín hiệu vào cho đến khi tần
số của tín hiệu vào bằng ω4 tương ứng với biên độ của dải giữ chập.
Như vậy là dải bắt chập của hệ là (ω1,ω3) và dải giữ chập là của hệ (ω2,ω4).
Do đặc trưng chuyển tần số - điện áp như trên nên PLL có tính chọn lọc với tần
số trung tâm VCO và chỉ có phản ứng đối với những tần số tín hiệu vào sai lệch so với


12

ω0 là ωC hoặc ωL (ωC=(ω3-ω1)/2 và ωL=(ω2-ω4)/2), tuỳ theo mạch bắt đầu có hay khơng
có điều kiện giữ pha ban đầu.
Sự tuyến tính của đặc trưng chuyển đổi tần số sang điện áp của PLL chi do hệ
số chuyển đổi của VCO quyết định, do đó ta thường địi hỏi VCO có đặc tính chuyển
điện áp sang tần số ở mức độ tuyến tính cao.

Vd


+

ωC
ωS

V0

ω1

ω0

ω2

Hướng quét tần số

a/
2ωL
Dải giữ chập

Vd

+
ω4

V0

ω0

b/


ω3

ωS

Hướng quét tần số

2ωC
Dải bắt chập

Hình 1.2. Đặc trưng chuyển tần số - điện áp của PLL.

fVCO (kHz)
f0
f0 (V)
f0 min
Vd (V)
Vmin

V

Vmax

Hình 1.3. Sự phụ thuộc của tần số VCO vào điện áp.
Hình 1.3 biểu diễn đường đặc trưng sự phụ thuộc tần số phát của VCO vào điện
áp điều khiển Vd ở đây fmax và fmin là tần số của máy phát VCO tương ứng với tần số
góc ω2 và ω4. Khi đó dải giữ chập của hệ là: ΔfL = fmax - fmin


13


Nếu gọi fS là tần số của tín hiệu lối vào thì dải bắt chập của hệ PLL là:
ΔfC = fSmax - fSmin
trong đó fSmax và fSmin là tần số của tín hiệu tương ứng với tần số góc ω3 và ω1.

1.2. Bộ tổ hợp tần số dùng vòng bám pha [7],[12]
Bộ tổ hợp tần số dùng mạch vòng bám pha được sử dụng dựa trên nguyên tắc
trên đã được sử dụng rất rộng rãi bởi vì có thể tạo ra tần số bất kỳ có độ ổn định cao
ngang với thạch anh và có thể thay đổi tần số rất mềm dẻo được điều khiển một cách
dễ dàng bằng các bộ vi xử lý.
Sơ đồ chức năng bộ tổ hợp tần số được trình bày trên hình 1.4.

Bộ dao
động VCO

fVCO

Bộ chia N

Bộ so sánh
pha

Bộ chia R

Bộ dao động
chuẩn

Bộ lọc
thông thấp

Khuếch đại

một chiều

fref

Hình 1.4. Sơ đồ chức năng bộ tổ hợp tần số dùng mạch vòng bám pha.
Tần số lối ra của bộ chia N - đếm/định thời lập trình hoá – bám pha với tần số
chuẩn được lấy từ lối ra của một dao động thạch anh. Hệ số chia N có thể thay đổi
được nhờ mã điều khiển tần số (fequency control code). Bộ so sánh pha sẽ so sánh pha
giữa tần số lối ra của VCO qua bộ chia N với tần số chuẩn tạo ra từ dao động thanh
anh fref qua bộ chia R, điện áp sai số ở lối ra tách sóng pha, qua bộ lọc tần thấp (LPF –
low pass filter) chuyển thành điện áp một chiều biến đổi chậm Vd được đưa vào điều
khiển VCO làm cho tần số lối ra của bộ chia N bám pha với tần số chuẩn. Như vậy ta
sẽ có tần số lối ra của VCO là: fVCO=N/R.fref .
Do đó chỉ cần thay đổi hệ số chia N, R thì ta sẽ tạo được các tần số khác nhau ở lối ra
của VCO.
Sau đây là những thành phần cơ bản của một bộ tổ hợp tần số kiểu PLL. Do
bộ tổ hợp tần số kiểu PLL dựa trên nguyên lý PLL là cơ bản, nên những thành phần
vòng bám pha PLL cũng được giới thiệu.

1.2.1. Bộ so pha


14

Có thể nói, trái tim của một hệ thống PLL chính là bộ so pha. Đây là nơi tín
hiệu mang tần số tham chiếu được so sánh với tín hiệu phản hồi từ lối ra của VCO, và
tín hiệu sai khác tìm được sẽ được sử dụng để đưa vào bộ lọc thông thấp và VCO.
Trong các hệ thống PLL số (DPLL – Digital PLL), bộ so pha là một phần tử logic. Có
thể phân loại bộ so pha theo thành phần cấu tạo như sau:
 Mạch XOR

 Trigơ J-K
 Bộ so pha số
Với bộ so pha số, lối ra khơng những thể hiện sai khác về pha mà cịn thể hiện
cả sai khác về tần số giữa 2 tín hiệu lối vào. Nguyên lý hoạt động của bộ so pha số
được minh hoạ trong hình 1.5. Thành phần cơ bản là 2 Trigơ D. Giả sử lối vào +IN là
lối vào tần số chuẩn và -IN là lối vào phản hồi từ VCO. Ta có giản đồ xung lối vào, lối
ra như hình 1.6. Căn cứ vào giản đồ xung ta thấy:
- Nếu tần số lối vào +IN cao hơn nhiều so với tần số lối vào -IN thì tín hiệu lối ra hầu
như ln ở mức cao. Sườn xung lên đầu tiên ở +IN làm lối ra chuyển lên mức cao và
được giữ ở mức này cho tới khi có sườn xung lên đầu tiên ở -IN.
- Nếu tần số lối vào +IN thấp hơn nhiều so với tần số lơi vào -IN thì ta sẽ có điều
ngược lại.

Hình 1.5. Cấu trúc của 1 bộ so pha số.
Trong đó:

Delay: Bộ trễ
U1, U2: Các trigơ D
U3: bộ AND
U4: Bộ đảo

Khi hệ thống PLL đang ở trạng thái giữ chập về tần số nhưng vẫn có một chút
sai khác về pha thì ta có giản đồ xung như hình 1.7.


15

Hình 1.6. Giản đồ xung lối vào/ra (IN/OUT) khi chưa bắt chập.

Hình 1.7. Giản đồ xung lối vào/ra (IN/OUT) khi tần số 2 lối vào bằng nhau.

Khi 2 lối vào +IN và -IN có pha gần như nhau thì tần số lối ra và +IN sớm pha
hơn -IN thì ở lối ra ta sẽ nhận được một chuỗi các xung dương. Các xung này sẽ điều
khiển VCO khiến cho 2 tín hiệu +IN và -IN đạt đến trạng thái đồng pha với nhau.

1.2.2. Các bộ chia tần
Trong một bộ tổng hợp tần số hợp tần số kiểu số nguyên (Integer N), độ phân
giải tần số của lối ra được xác định bằng tần số tham chiếu đưa vào bộ so pha. Chẳng
hạn, nếu ta cần độ rộng giải là 200KHz (như trong hệ thống GSM) thì khi đó tần số
tham chiếu đưa vào bộ so pha phải là 200KHz. Tuy nhiên, để có được một nguồn phát
tần số chuẩn 200 KHz là khơng hề đơn giản. Ta có thể khắc phục điều này bằng một
phương pháp đơn giản là sử dụng một bộ tạo dao động chất lượng tốt (thường là kiểu
tinh thể) hoạt động với tần số cao rồi chia nhỏ tần số của bộ tạo dao động đó. Trong ví
dụ như vừa nêu ở trên, ta có thể có được tần số chuẩn 200KHz bằng cách chia tần số
10MHz (của bộ tạo dao động thạch anh) cho 50. Trong sơ đồ khối của bộ tổ hợp tần
số (hình 1.4), đây là bộ chia N. Trong sơ đồ hình 1.4 cũng cho ta thấy trong hệ thống
khơng chỉ có bộ chia N mà cịn có bộ chia M. Bộ chia M là một phần tử có thể lập
trình được để thiết lập mối quan hệ giữa tần số lối vào và tần số lối ra trong hệ thống
PLL. Bộ chia N có cấu trúc ngày càng phức tạp là do xuất phát từ nhu cầu phải chia
các tần số rất cao phản hồi từ các VCO.

1.2.3. Bộ lọc tần số thấp
Sự khác nhau về tần số giữa VCO và tín hiệu lối vào qua bộ tách sóng pha và
bộ lọc tần số thấp tạo thành điện áp sai Ve(t). Điện áp này đóng vai trị điện áp điều
khiển Vd(t) cho tần số phát VCO.


16

Nếu tần số tín hiệu lối vào fS và tần số phát của VCO f0 bằng nhau một cách
chính xác thì tín hiệu lối ra của bộ lọc tần số thấp sẽ là một dịng khơng đổi (một

chiều) mà biên độ phụ thuộc vào hiệu pha của hai tín hiệu fS và f0.

1.2.4. Bộ dao động điều khiển bằng điện áp (VCO)
Từ ngun lý của vịng bám pha có thể thấy rằng sự khác nhau về tần số giữa
máy phát VCO và tín hiệu lối vào của mạch tách sóng pha tạo thành một hiệu điện áp.
Điện áp này qua mạch lọc tần số thấp tạo thành điện áp điều khiển tác động vào máy
phát VCO và thực hiện điều chỉnh dịch tần số của máy phát sao cho trùng khớp với tần
số của tín hiệu vào. Với lập luận trên thì điện áp này đóng vai trị điện áp điều khiển
tác động vào máy phát VCO làm thay đổi tần số phát f0. Một yêu cầu rất quan trọng
đặt ra đối với VCO là sự phụ thuộc của tần số vào điện áp điều khiển phải rất tuyến
tính.

1.3. Giới thiệu về họ IC ADF411x [16]
Để tổ hợp tần số ở băng L một bộ tổ hợp tần số dùng mạch vòng bám pha PLL
dựa trên vi mạch ADF411x của hãng Analog Devices đã được nghiên cứu, thiết kế và
chế tạo thành công.

1.3.1. Họ IC ADF411x
Trung tâm của bộ tổ hợp tần số là một vi mạch ADF4113 thuộc họ ADF411x.
Vi mạch này có chức năng tạo ra dao động sóng mang của các thiết bị thu và phát vơ
tuyến. Thành phần gồm có một bộ tách pha/tần số PFD (phase frequency detector)
được số hoá với độ ồn thấp, một bộ tạo dịng chính xác, một bộ chia chuẩn khả trình
R(14 bít), hai bộ chia khả trình A(6 bít) và B(13 bít), một bộ chia trước mơ-đun kép
(P/P+1). Các thiết bị hoạt động với nguồn cung cấp 2.7V-5.5V và có thể ở trạng thái
tiêu tốn ít năng lượng khi khơng sử dụng. Để tạo thành một vòng bám pha PLL hoàn
chỉnh chỉ cần thiết kế thêm VCO bên ngoài. Điều khiển tất cả các thanh ghi là một
giao diện ba đường đơn giản. Sơ đồ chức năng của họ IC ADF 411x được mơ tả trong
sơ đồ hình 1.9.

Hình 1.8. IC ADF411x.



17

Hình 1.9. Sơ đồ chức năng của họ IC ADF 411x.
Họ IC ADF. 411x có nhiều kiểu dáng và hình dạng khác nhau. Có thể là loại 2
hàng chân, hoặc cũng có thể là loại 4 hàng chân. Cũng có thể là loại chân rết (hay cịn
gọi là chân chìa), hoặc cũng có thể là chân gầm. Hình 1.8 cho ta thấy 2 loại cơ bản và
sự phân bố chức năng các chân trên IC. Các thông số kĩ thuật về cự ly của 2 loại IC
trên được chỉ rõ trong sơ đồ hình 1.10. Trong đó, hình 1.10a là IC 20 chân chia thành 4
hàng chân gầm, hình 1.10b là IC 16 chân chia làm 2 hàng chân rết.


18

Hình 1.10. Các thơng số về khoảng cách của 2 loại IC 20 chân gầm và 16 chân rết.

1.3.2. Mô tả chức năng các chân
1. RSET : Kết nối 1 điện trở giữa chân này với CPGND thiết lập dòng ra bơm nạp lớn
nhất. Trên danh nghĩa điện áp thế năng chân RSET là 0.56v. Mối quan hệ của ICP và
RSET là: ICPmax= 23,5/Rset. Vì vậy, do RSET =4.7KΏ , ICPmax = 5 mA .
2. CP : Charge Pump Output. Khi cho phép chân này cung cấp ± ICP tới bộ lọc vòng,
bộ lọc sẽ điều khiển VCO ngoại vi.
3. CPGND : Charge Pump Ground. Nối đất cho bơm nạp.
4. AGND : Analog Ground. Nối đất cho bộ chọn trước thang tỷ lệ.
5. RFINB : Complementary Input to the RF Prescaler. Lối vào bổ sung RF của bộ
chọn trước thang tỷ lệ. Điểm này có tách riêng ra để nối đất với một tụ vịng có giá trị
nhỏ 100 pF.
6. RFINA : Input to the RF Prescaler. Lối vào RF bộ chọ trước thang tỷ lệ. Tín hiệu
đầu vào nhỏ này được liên kết từ VCO.

7. AVDD : Analog Power Supply. Nguồn ni tương tự. Ở dải từ 2.7V÷5.5V. Những tụ
tách tín hiệu tương tự nối đất coi như chân này đóng. AVDD phải có giá trị giống như
DVDD.
8. REFIN : Reference Input. Lối vào chuẩn. Đây là một CMOS lối vào, có một
ngưỡng cửa Vdd / 2 và một trở kháng đầu vào cân bằng 100kΏ lối vào. Lối vào này có
thể được điều khiển bởi một TTL hoặc máy phát dao động tinh thể CMOS hoặc có thể
liên kết.
9. DGND : Digital Ground. Chân đất số.


19

10. CE : Chip Enable. Một mức logic thấp từ chân này ngắt điện thiết cho bị và đặt lối
ra bơm nạp vào chế độ trạng thái thứ ba. Chân có mức logic cao sẽ cung cấp điện cho
thiết bị phụ thuộc vào trạng thái hiện tại của bít F2 khi tắt điện.
11. CLK : Serial Clock Input. Lối vào xung đồng bộ nối tiếp. Xung đồng bộ nối tiếp
này được sử dụng để đồng bộ hoá dữ liệu nối tiếp vào thanh ghi. Dữ liệu được khố
trong 24 bít của thanh ghi dịch trên khoảng cách CLK. Đầu vào này là một lối vào
CMOS trở kháng cao.
12. DATA: Serial Data Input. Lối vào dữ liệu nối tiếp. Dữ liệu nối tiếp được tải MSB
đầu tiên với 2 LSB có các bít điều khiển, nối vào này là một đầu vào CMOS trở kháng
cao.
13 . LE : Load Enable, CMOS Input. Khi LE ở mức cao, dữ liệu được lưu ở thanh ghi
dịch được tải vào một trong bốn khoá. Khố được chọn sẽ được sử dụng làm bít điều
khiển.
14 . MUXOUT: Bộ ghép bội lối ra này sẽ cho phép tách xung đồng bộ (Lock Detect),
scaled RF, hoặc scaled Reference Frequency truy cập với thiết bị ngoại vi.
15 . DVDD : Digital Power Supply. Nguồn nuôi số. Dải điện áp từ 2.7V đến 5.5V.
Những tụ tách tín hiệu số nối đất coi như chân này đóng. DV DD phải có giá trị giống
như AVDD.

16 . VP : Charge Pump Power Supply. Nguồn bơm nạp này có thể lớn hơn hoặc bằng
VDD . Trong hệ thống VDD = 3V, Vp có thể là 6V và được dùng để điều khiển một
VCO với một dải chọn lên đến 6V.

1.3.3. Mô tả chức năng mạch điện
1.3.3.1. Tầng lối vào chuẩn
Trên hình 1.11 là tầng lối vào chuẩn của IC ADF411x. Ở trạng thái bình thường
thì khố 1 và khố 2 ở trạng thái đóng, khố 3 ở trạng thái mở. Khi thiết lập chế độ
tiêu thụ ít năng lượng, khố 1 và khoá 2 ở trạng thái mở, khoá 3 ở trạng thái đóng đảm
bảo khơng có tần số mới được nạp.

Hình 1.11. Tầng lối vào chuẩn.
1.3.3.2. Tầng lối vào RF
Tầng lối vào RF như được chỉ ra trên hình 1.12 gồm 2 tầng khuếch đại giới hạn
để phát dòng chế độ logic (CML) ở mức xung đồng bộ cần thiết cho bộ chia trước.


20

Hình 1.12. Tầng lối vào RF.
1.3.3.3. Bộ chia trước (P/P+1)
Bộ chia trước mô-đun kép cùng với hai bộ chia A và B cho phép tỉ lệ chia N lớn
(N=BP+A). Bộ chia trước hoạt động tại mức CML, lấy xung nhịp từ tầng lối vào RF
và thực hiện chia tới tần số mà các bộ chia CMOS A và B có thể quản lý được. Bộ
chia trước mô-đun kép là bộ chia với các hệ số chia khả trình: 8/9, 16/17, 32/33, 64/65.
Hệ số chia của bộ chia trước được đặt khi chọn chế độ hoạt động của IC ADF411x.
1.3.3.4. Bộ chia A và B
Các bộ chia A và B là các bộ chia CMOS hoạt động ở tần số dưới 200MHz.
Các bộ chia A và B được kết hợp với bộ chia trước thực hiện chia tần số phản hồi từ
VCO tới tần số bằng với tần số chuẩn sau khi được chia bởi bộ chia R. Do đó ta được

phương trình sau: fVCO=[(P×B)+A]fREFIN/R
fVCO: Tần số ở lối ra của bộ dao động được điều khiển bằng điện áp.
P: Hệ số chia của bộ chia trước.
B: Hệ số chia của bộ chia B 13 bít (3÷8191).
A: Hệ số chia của bộ chia A 6 bít (0÷63).
fREFIN: Tần số chuẩn.
R: Hệ số chia của bộ chia R 14 bít (1÷16383).

Hình 1.13. Bộ chia A và B.
1.3.3.5. Bộ chia R
Bộ chia R thực hiện chia tần số chuẩn để làm xung nhịp cho lối vào của bộ tách
sóng pha/tần số. Hệ số chia cho phép từ 1 tới 16383.
1.3.3.6. Bộ tách sóng pha/tần số
Bộ tách sóng pha/tần số lấy 2 tín hiệu vào là tần số ở lối ra của bộ chia R và lối
ra của bộ chia N (N=BP+A), thực hiện so sánh pha và tần số của hai tín hiệu đó để tạo
ra tín hiệu tỉ lệ với kết quả so sánh. Sơ đồ nguyên lý đã được đơn giản hoá của bộ tách


21

sóng pha/tần số như được chỉ ra trên hình 1.14. Bên trong bộ tách sóng pha/tần số có
một phần tử trễ khả trình dùng để điều khiển độ rộng của xung. Xung này đảm bảo
rằng khơng có miền chết trong hàm truyền PFD và giảm thiểu nhiễu pha.

Hình 1.14. Sơ đồ nguyên lý đã được đơn giản hoá và giản đồ xung của
bộ tách sóng pha/tần số.
1.3.3.7. Thanh ghi dịch 24 bít
Các IC họ ADF411x cung cấp một thanh ghi dịch 24 bít sử dụng cho việc đặt
chế độ làm việc, đặt hệ số chia của các bộ chia. Các bít dữ liệu được dịch nối tiếp vào
thanh ghi tại mỗi sườn lên của xung clock (CLK) với bít có trọng số lớn nhất được

dịch trước tiên. Dữ liệu từ thanh ghi dịch sẽ được truyền vào một trong bốn bộ chốt tại
sườn lên của xung LE. Hai bít có trọng số nhỏ nhất (C2, C1) là các bít điều khiển trọn
bộ chốt.
Bảng 1.1. Bít điều khiển lựa chọn chốt dữ liệu
Bít điều khiển
Chốt dữ liệu
C2
C1
0
0
Bộ đếm R
0
1
Bộ đếm N
1
0
Chốt chức năng
1
1
Chốt khởi tạo