ĐẠI HỌC QUỐC GIA TP. HCM
TRƢỜNG ĐẠI HỌC BÁCH KHOA
--------------------

NGUYỄN THIÊN PHÚ

CÁC PHƢƠNG PHÁP GIẢM NHIỄU
TRONG PCB LAYOUT
Chuyên ngành : Kỹ thuật điện tử
Mã số : 60 52 02 03

LUẬN VĂN THẠC SĨ

TP. HỒ CHÍ MINH, tháng 03 năm 2016


CƠNG TRÌNH ĐƢỢC HỒN THÀNH TẠI
TRƢỜNG ĐẠI HỌC BÁCH KHOA – ĐHQG - HCM
Cán bộ hƣớng dẫn khoa học : TS. Lê Chí Thơng ......................................
(Ghi rõ họ, tên, học hàm, học vị và chữ ký)

Cán bộ chấm nhận xét 1 : TS. Nguyễn Minh Sơn......................................
(Ghi rõ họ, tên, học hàm, học vị và chữ ký)

Cán bộ chấm nhận xét 2 : TS. Trƣơng Quang Vinh ..................................
(Ghi rõ họ, tên, học hàm, học vị và chữ ký)

Luận văn thạc sĩ đƣợc bảo vệ tại Trƣờng Đại học Bách Khoa, ĐHQG
Tp. HCM ngày 15 tháng 01 năm 2016
Thành phần Hội đồng đánh giá luận văn thạc sĩ gồm:
(Ghi rõ họ, tên, học hàm, học vị của Hội đồng chấm bảo vệ luận văn thạc sĩ)

1. PGS.TS. Lê Tiến Thƣờng.....................
2. TS. Trần Hoàng Linh ...........................
3. TS. Nguyễn Minh Sơn..........................
4. TS. Trƣơng Quang Vinh ......................
5. TS. Bùi Trọng Tú .................................
Xác nhận của Chủ tịch Hội đồng đánh giá LV và Trƣởng Khoa quản lý
chuyên ngành sau khi luận văn đã đƣợc sửa chữa (nếu có).
CHỦ TỊCH HỘI ĐỒNG

TRƢỞNG KHOA…………


CỘNG HÒA XÃ HỘI CHỦ NGHĨA VIỆT NAM

ĐẠI HỌC QUỐC GIA TP.HCM

Độc lập - Tự do - Hạnh phúc

TRƢỜNG ĐẠI HỌC BÁCH KHOA
--------------------------

NHIỆM VỤ LUẬN VĂN THẠC SĨ
Họ tên học viên: NGUYỄN THIÊN PHÚ

MSHV: 13140471

Ngày, tháng, năm sinh: 31/05/1987

Nơi sinh: Khánh Hòa


Chuyên ngành: Kỹ Thuật Điện Tử

Mã số: 60520203

I. TÊN ĐỀ TÀI: CÁC PHƢƠNG PHÁP GIẢM NHIỄU TRONG PCB LAYOUT
II. NHIỆM VỤ VÀ NỘI DUNG: ........................................................................................
..............................................................................................................................................
..............................................................................................................................................
..............................................................................................................................................
III. NGÀY GIAO NHIỆM VỤ: ...........................................................................................
IV. NGÀY HOÀN THÀNH NHIỆM VỤ: ........................................................................
V. CÁN BỘ HƢỚNG DẪN: ................................................................................................
..................................................................................................................................................
..................................................................................................................................................
CÁN BỘ HƢỚNG DẪN

Tp. HCM, ngày . . . . tháng .. . . năm 2016

(Họ tên và chữ ký)

CHỦ NHIỆM BỘ MÔN ĐÀO TẠO
(Họ tên và chữ ký)

TRƢỞNG KHOA ĐIỆN - ĐIỆN TỬ
(Họ tên và chữ ký)


LỜI CẢM ƠN
Em xin chân thành gửi lời cám ơn đến q thầy cơ trong trƣờng Đại Học Bách
Khoa TP HCM, đặc biệt là các thầy cô trong Khoa Điện – Điện Tử đã tận tình hƣớng

dẫn và truyền đạt những kiến thức quí báu trong những năm em tham gia học tại
trƣờng.
Em xin gửi lời cám ơn chân thành nhất đến với Ts. Lê Chí Thơng, giảng viên
trƣờng Đại Học Bách Khoa TP HCM với vai trò là cán bộ hƣớng dẫn khoa học và
cũng là giảng viên bộ môn. Thầy đã tận tâm truyền đạt những kiến thức chuyên sâu,
cung cấp tài liệu và động viên nhiệt tình để giúp em hoàn thành đƣợc phần luận văn
này.
Và cuối cùng em xin gửi lời cám ơn đến ba mẹ, ngƣời thân và bạn bè đã quan
tâm, giúp đỡ và động viên em trong quá trình học tập và thực hiện xong cuốn luận văn
tốt nghiệp này.
Mặc dù đã cố gắng hết sức để có thể mang lại những thơng tin bổ ích cho ngƣời
đọc cũng nhƣ các bạn nghiên cứu sau này có thêm một nguồn thơng tin tham khảo
nhƣng chắc chắn sẽ khơng tránh khỏi những thiếu sót. Kính mong nhận đƣợc sự thơng
cảm và mong có sự đóng góp tận tình từ q Thầy Cơ và các bạn đọc.

TP HCM, tháng 3 năm 2016
Học viên thực hiện

Nguyễn Thiên Phú

i


TĨM TẮT LUẬN VĂN
Luận văn này trình bày về các phƣơng pháp giảm nhiễu trong pcb layout. Thông
qua việc mô phỏng các dữ liệu board mạch bằng các phần mềm mơ phỏng để phân tích
và đƣa ra các giải pháp giảm nhiễu cho các đƣờng truyền tín hiệu. Dựa trên cơ sở lý
thuyết là các khái niệm về điện trƣờng và từ trƣờng để xác định các vấn đề nhiễu có
thể xảy ra khi thiết kế board mạch điện tử. Phƣơng pháp mô phỏng trong luận văn là
sử dụng 3D-PEEC model để mơ hình hóa board mạch cần mơ phỏng và sử dụng thêm

IBIS model để mô phỏng mạch cho ra kết quả dạng sóng chính xác hơn.

iii


LỜI CAM ĐOAN

Tơi cam đoan đây là cơng trình nghiên cứu của tôi.
Các số liệu, kết quả nêu trong luận văn là trung thực và chƣa từng đƣợc ai công bố
trong bất kỳ cơng trình nào khác.
Tp. Hồ Chí Minh, ngày 15 tháng 3 năm 2016
(Ký tên và ghi rõ họ tên)

ii


MỤC LỤC
CHƢƠNG 1 :

GIỚI THIỆU TỔNG QUAN .............................................................................. 1

1.1 ĐẶT VẤN ĐỀ................................................................................................................................1
1.2 YÊU CẦU ĐẶT RA ......................................................................................................................2
CHƢƠNG 2 :

CẤU TRÚC BOARD MẠCH PCB .................................................................... 4

2.1 GIỚI THIỆU CẤU TRÚC LỚP VÀ VẬT LIỆU CHẾ TẠO PCB ................................................4
2.1.1 CẤU TRÚC LỚP BOARD MẠCH PCB ....................................................................................4
2.1.2 VẬT LIỆU CÁCH ĐIỆN ............................................................................................................5

2.2 TÍNH TỐN TRỞ KHÁNG ĐƢỜNG MẠCH IN ........................................................................5
2.2.1 TÍNH TỐN THEO CÔNG THỨC ...........................................................................................5
2.2.1 SỬ DỤNG PHẦN MỀM AppCAD ............................................................................................6
2.2.2 SỬ DỤNG PHẦN MỀM CST STUDIO .....................................................................................8
2.2.3 SỬ DỤNG PHẦN MỀM ALLEGRO SIGRITY SI ....................................................................8
CHƢƠNG 3 :

TRƢỜNG ĐIỆN TỪ ĐỐI VỚI ĐIỆN TRỞ, TỤ ĐIỆN VÀ CUỘN CẢM........... 9

3.1 GIỚI THIỆU TRƢỜNG ĐIỆN TỪ................................................................................................9
3.1.1 GIỚI THIỆU ...............................................................................................................................9
3.1.2. PHƢƠNG TRÌNH MAXWELL ................................................................................................9
3.2. ĐIỆN TRỞ ................................................................................................................................ 11
3.3 TỤ ĐIỆN ..................................................................................................................................... 13
3.4 CUỘN DÂY ................................................................................................................................ 17
3.5 PHÂN TÍCH MỘT ĐOẠN DÂY DẪN NGẮN ......................................................................... 19
3.6 MẠCH TƢƠNG ĐƢƠNG CỦA ĐIỆN TRỞ ............................................................................. 20
CHƢƠNG 4 :

CÁC VẤN ĐỀ EMI, EMC VÀ NHIỄU ............................................................ 21

4.1 EMC – EMI ................................................................................................................................. 21
4.1.1 EMC ......................................................................................................................................... 21
4.1.2 EMI .......................................................................................................................................... 21
4.1.3 PHƢƠNG PHÁP KIỂM TRA EMI VÀ TIÊU CHUẨN FCC ................................................. 22

iv


4.2 ESD ............................................................................................................................................. 24

4.3 NHIỄU CROSSTALK ................................................................................................................ 25
4.3.1 GIỚI THIỆU ............................................................................................................................ 25
4.3.2 PHÂN TÍCH THÀNH PHẦN NHIỄU CROSSTALK ............................................................ 25
CHƢƠNG 5 :

MƠ HÌNH HĨA VÀ MƠ PHỎNG MẠCH ...................................................... 28

5.1 IBIS MODEL .............................................................................................................................. 28
5.1.1 GIỚI THIỆU VỀ IBIS MODEL .............................................................................................. 28
5.1.2 CẤU TRÚC IBIS MODEL CỦA LINH KIỆN........................................................................ 28
5.2 PEEC MODEL ............................................................................................................................ 34
5.2.1 GIỚI THIỆU PEEC MODEL .................................................................................................. 34
5.2.2 PHÂN CHIA LƢỚI CHO PEEC MODEL .............................................................................. 37
5.3 GIỚI THIỆU PHẦN MỀM MÔ PHỎNG BOARD MẠCH PCB .............................................. 38
5.4 MÔ PHỎNG EMI ....................................................................................................................... 39
5.5 MÔ PHỎNG CROSSTALK ....................................................................................................... 43
5.6 SỬ DỤNG EYE_DIAGRAM ..................................................................................................... 49
5.7 PHÂN TÍCH NHIỄU TRONG GIAO TIẾP DDR3 .................................................................... 50
5.7.1 GIỚI THIỆU ............................................................................................................................ 50
5.7.2 KIỂM TRA TRỞ KHÁNG VÀ CHIỀU DÀI LINE ................................................................ 51
5.7.3 MÔ PHỎNG CROSSTALK .................................................................................................... 53
5.7.4 MÔ PHỎNG SI CHO GIAO TIẾP DDR3 ............................................................................... 55
5.7.5 MÔ PHỎNG MCU-DDR3 SỬ DỤNG PEEC MODEL + IBIS MODEL ............................... 58
5.7.6 KIỂM TRA EMC CHO GIAO TIẾP DDR3 ............................................................................ 59
CHƢƠNG 6 :

TỔNG HỢP MỘT SỐ PHƢƠNG PHÁP GIẢM NHIỄU ................................. 61

6.1 CÁC KỸ THUẬT GIẢM NHIỄU THÔNG THƢỜNG ............................................................. 61
6.2 KỸ THUẬT THIẾT KẾ NHẰM TRÁNH NHIỄU EMI ............................................................ 62

6.2.1 TẠO GND Ở CẠNH BOARD ................................................................................................. 62
6.2.2 THÊM VIA GND Ở CẠNH BOARD ...................................................................................... 63

v


6.3 KỸ THUẬT THIẾT KẾ NHẰM TRÁNH HIỆN TƢỢNG CROSSTALK ................................ 63
6.4 KỸ THUẬT THIẾT KẾ TRÁNH HIỆN TƢỢNG ESD ............................................................. 64
6.5 TÍN HIỆU VI SAI ....................................................................................................................... 64
CHƢƠNG 7 :

KẾT LUẬN VÀ HƢỚNG PHÁT TRIỂN......................................................... 68

7.1 KẾT LUẬN ................................................................................................................................. 68
7.2 HƢỚNG PHÁT TRIỂN .............................................................................................................. 68
TÀI LIỆU THAM KHẢO ......................................................................................................... 69

vi


DANH SÁCH HÌNH MINH HỌA
Hình 1.1. Các loại nhiễu hệ thống ...................................................................................2
Hình 1.2. Các loại nhiễu trên board pcb ..........................................................................2
Hình 2.1. Một số cấu trúc lớp board mạch PCB .............................................................4
Hình 2.2. Cấu trúc board pcb 4 lớp .................................................................................4
Hình 2.3. (a) Stripline, (b) Microstripline .......................................................................6
Hình 2.4. Cơng thức tính trở kháng cho Stripline ...........................................................6
Hình 2.5. Cấu trúc board 4 lớp ........................................................................................7
Hình 2.6. Tính trở kháng sử dụng phần mềm AppCAD .................................................7
Hình 2.7. Tính tốn trở kháng sử dụng phần mềm CST .................................................8

Hình 2.8. Kiểm tra trở kháng sử dụng phần mềm Allegro Sigrity Si..............................8
Hình 3.1. Mơ tả điện trở đơn giản .................................................................................12
Hình 3.2. Mạch tụ điện mắc song song .........................................................................14
Hình 3.3. Tụ điện mắc nối tiếp ......................................................................................15
Hình 3.4. Tụ điện hình trụ .............................................................................................16
Hình 3.5. Cấu trúc cuộn cảm .........................................................................................17
Hình 3.6. Mơ hình một đoạn dây ngắn ..........................................................................19
Hình 3.7. Mạch tƣơng đƣơng của một điện trở đơn giản 2 bản cực .............................20
Hình 4.1. Lắp đặt thiết bị đo EMC (Radiated Emission) ..............................................22
Hình 4.2. Tiêu chuẩn FCC (Radiated Emission) ...........................................................22
Hình 4.3. Lắp đặt thiết bị đo EMC (Conducted Emission) ...........................................23
Hình 4.4. Tiêu chuẩn FCC (Conducted Emission) ........................................................23
Hình 4.5. Ví dụ về việc kiểm tra ESD theo tiêu chuẩn IEC6100-4-2 ...........................24
Hình 4.6. Crosstalk Overview (Intel) ............................................................................25

vii


Hình 4.7. Crosstalk xảy ra trên đƣờng truyền trong PCB .............................................26
Hình 4.8. Tụ điện hình thành khi có hiện tƣợng crosstalk ............................................26
Hình 4.9. Cảm kháng hình thành khi có hiện tƣợng crosstalk ......................................27
Hình 5.1. Cấu trúc của IBIS model ...............................................................................28
Hình 5.2. Mơ hình mạch ngõ vào của chân linh kiện (Texas Instruments) ..................28
Hình 5.3. Mơ hình mạch ngõ ra của chân linh kiện (Texas Instruments) .....................29
Hình 5.4. Mơ hình mạch input/output của 1 chân linh kiện (Texas Instruments) .........29
Hình 5.5. Cấu trúc IBIS của linh kiện 74ac16244.........................................................30
Hình 5.6. Mơ hình PEEC ...............................................................................................36
Hình 5.7. (a) elementary mesh; (b) node placement; (c) surface cell; (d) volume cell .37
Hình 5.8. Lƣu đồ cài đặt mơ phỏng cho phần mềm Hyperlynx ....................................39
Hình 5.9. Board-01 sử dụng để kiểm tra EMI ...............................................................40

Hình 5.10. Điện trƣờng và từ trƣờng của LINE1 ..........................................................40
Hình 5.11. Kết quả kiểm tra EMI của LINE1 hoạt động ở tần số 100Mhz/3 mét ........41
Hình 5.12. Kết quả kiểm tra EMI của LINE1 hoạt động ở tần số 100Mhz/3 mét ........41
Hình 5.13. Kết quả kiểm tra EMI của LINE1 ở tần số 500Mhz/3 mét .........................42
Hình 5.14. Kết quả kiểm tra EMI của LINE1 ở tần số 500Mhz/3 mét .........................42
Hình 5.15. Cấu trúc lớp của board 01_Crosstalk ..........................................................43
Hình 5.16. Sơ đồ nguyên lý board-01_Crosstalk ..........................................................43
Hình 5.17. Sơ đồ mạch in board-01_Crosstalk_v01 .....................................................43
Hình 5.18. Khoảng cách giữa các line và độ rộng line..................................................44
Hình 5.19. Cấp tín hiệu cho chân linh kiện J1, J2 .........................................................44
Hình 5.20. Cài đặt tham số port 1 ..................................................................................44
Hình 5.21. Kết quả trƣờng hợp line cách line 0.1mm ...................................................45
Hình 5.22. Kết quả trƣờng hợp line cách line 0.1mm ...................................................45

viii


Hình 5.23. Sơ đồ mạch in board-01_Crosstalk_v02 .....................................................46
Hình 5.24. Mơ tả khoảng cách các line board-01 ..........................................................46
Hình 5.25. Kết quả trƣờng hợp line cách line 0.5mm board-01....................................46
Hình 5.26. Kết quả trƣờng hợp line cách line 0.5mm ...................................................47
Hình 5.27. Sơ đồ mạch in board-01_Crosstalk_v03 .....................................................47
Hình 5.28. Kết quả trƣờng hợp dùng line shielding GND ............................................48
Hình 5.29. Kết quả cho trƣờng hợp dùng line shielding GND .....................................48
Hình 5.30. Mơ phỏng LINE1 tại tần số 100Mhz...........................................................49
Hình 5.31. Kết quả mơ phỏng LINE1 tại tần số 100Mhz .............................................49
Hình 5.32. Kết quả mơ phỏng eye_diagram của LINE1 tại tần số 100Mhz .................50
Hình 5.33. Các vấn đề cần quan tâm trong phân tích giao tiếp DDR ...........................50
Hình 5.34. Phần mạch giao tiếp MCU-DDR3 ...............................................................51
Hình 5.35. Kết quả phân tích trở kháng và chiều dài đƣờng mạch in ...........................51

Hình 5.36. Kết quả phân tích trở kháng và chiều dài đƣờng mạch in ...........................52
Hình 5.37. Phân tích ngun nhân làm sai lệch trở kháng ............................................52
Hình 5.38. Các trƣờng hợp mơ phỏng crosstalk ............................................................53
Hình 5.39. Hiện trạng line CASE-01.............................................................................53
Hình 5.40. 3D-PEEC của mạch CASE-01 ....................................................................53
Hình 5.41. Kết quả dạng sóng CASE-01 tại tần số 100Mhz .........................................54
Hình 5.42. Kết quả dạng sóng CASE-01 tại tần số 1Ghz .............................................54
Hình 5.43. Các line của group data0 cần mơ phỏng SI (TH-01) ...................................55
Hình 5.44. Thông tin về chiều dài line của group data0 (TH-01) .................................56
Hình 5.45. Kết quả mơ phỏng group tín hiệu data0 tại tần số 1Ghz (TH-01) ...............56
Hình 5.46. Các line của group data0 cần mơ phỏng SI (TH-02) ...................................56
Hình 5.47. Thông tin về chiều dài line của group data0 (TH-02) .................................57

ix


Hình 5.48. Kết quả mơ phỏng group tín hiệu data0 tại tần số 1Ghz (TH-02) ...............57
Hình 5.49. Thời điểm chốt xung cho group tín hiệu data0 tại tần số 1Ghz (TH-01) ....58
Hình 5.50. Sơ đồ kết nối 3D-PEEC model kết hợp với IBIS model .............................58
Hình 5.51. Kết quả mơ phỏng 3D-PEEC model kết hợp IBIS model ...........................59
Hình 5.52. Cài đặt tham số mơ phỏng EMC .................................................................59
Hình 5.53. Kết quả mơ phỏng EMC của line DDR_D0 tại tần số 100Mhz ..................60
Hình 5.54. Kết quả mô phỏng EMC của line DDR_D0 tại tần số 1Ghz.......................60
Hình 6.1. Qui tắc 3W (IEEE) ........................................................................................61
Hình 6.2. GND bảo bệ tránh nhiễu EMI cho board 1 lớp .............................................62
Hình 6.3. Thêm via EMI ở rìa board nhiều lớp .............................................................63
Hình 6.4. Thêm linh kiện TPDS012 trong giao tiếp USB .............................................64
Hình 6.5. Nhiễu hệ thống làm ảnh hƣởng đến kết quả thu của tín hiệu trên line đơn...65
Hình 6.6. Tín hiệu đƣợc phục hồi với bộ khuếch đại vi sai. .........................................66
Hình 6.7. Bộ điều khiển vi sai kết nối với nhiễu thơng thƣờng tại GND ......................66

Hình 6.8. Ví dụ về cách mà nhiễu thơng thƣờng bị triệt tiêu bởi tín hiệu vi sai ...........67

x


THUẬT NGỮ VIẾT TẮT
Từ viết tắt Tiếng Anh
EMC

Electromagnetic Compatibility

EMI

Electromagnetic Interference

ESD

Electrostatic Discharge

I/O

Input/Output

MCU

Microcontroller Unit

PCB

Printed circuit board


PEEC

Partial Element Equivalent Circuit Construction

FCC

Federal Communication Commission

RF

Radio frequency

SI

Signal Intergrity

xi


CHƢƠNG 1 : GIỚI THIỆU TỔNG QUAN
1.1 ĐẶT VẤN ĐỀ
Trong thời đại công nghệ phát triển và thay đổi liên tục cũng nhƣ việc các hãng

công nghệ liên tục tung ra thị trƣờng các thiết điện tử có độ tích hợp mật độ linh kiện
điện tử cao nhƣ smartphone, smart tivi, các thiết bị tích hợp điều khiển nhà thơng
minh, các thiết bị tự động hóa trong cơng nghiệp hoặc trong các lĩnh vực quan trọng
nhƣ thiết bị y tế, thiết bị quân sự cũng có sự hiện diện của các sản phẩm điện tử công
nghệ cao. Khi đứng trên quan điểm của ngƣời sử dụng các sản phẩm điện tử thì ngƣời
sử dụng khó mà phân biệt đƣợc sản phẩm mà họ sẽ chọn lựa là tốt hay không tốt về

mặt kỹ thuật thiết kế, cũng nhƣ việc sản phẩm đó có đáp ứng đƣợc các tiêu chí về độ
ổn định và hoạt động một cách hiệu quả hay khơng. Cịn xét trên quan điểm là nhà
thiết kế ra các sản phẩm điện tử thì khơng phải tất cả nhà thiết kế đều có thể tạo ra các
sản phẩm chất lƣợng tốt đƣợc và việc nghiên cứu tìm hiểu các cách thức hoặc kỹ thuật
thiết kế tốt để hỗ trợ cho các nhà thiết board mạch là điều cần thiết.
Mục tiêu chính của đề tài là đƣa ra những nguyên nhân và ảnh hƣởng của nhiễu
đến việc thiết kế mạch điện tử. Các mạch thông thƣờng đƣợc sử dụng rộng rãi trong
thiết bị điện tử đƣợc đánh giá là sử dụng kỹ thuật thiết kế tốt hoặc có thể sử dụng thiết
kế không tốt. Và một sản phẩm thƣơng mại đƣợc đánh giá là đạt chất lƣợng nếu thông
qua các yêu cầu của cơ quan có thẩm quyền để đƣợc cấp giấy phép bán ra thị trƣờng.
Luận văn này chỉ đề cập đến vấn đề nhiễu thông thƣờng ở một vài mạch layout
cụ thể và các board ở dạng bản vẽ phác thảo để mô tả các vấn đề nhiễu. Mục đích để
tránh thiết kế ra các mạch chất lƣợng kém và giảm lỗi trong pcb layout. Trong luận
văn sẽ trình bày lý thuyết về trƣờng điện từ đối với điện trở, tụ điện, cuộn cảm và sự
liên quan đến vấn đề EMI, sau đó nhấn mạnh đến vài vấn đề nhiễu thực tế mà mơ
phỏng có thể minh họa đƣợc. Điều quan trọng là hiểu đƣợc vấn đề tại sao giảm nhiễu
lại trở nên quan trọng và các vấn đề nhiễu có thể ảnh hƣởng đến chất lƣợng board
mạch thì cần phải đƣợc điều chỉnh cho đúng trong giai đoạn đang cịn thiết kế chứ
khơng phải là thiết kế board xong thì mới xem xét đến nhiễu.

1


1.2 YÊU CẦU ĐẶT RA
Trong thiết kế PCB layout thì các đối tƣợng ảnh hƣởng đến chất lƣợng và độ ổn
định của board mạch là:
- Phần mạch cấp nguồn (power integrity)
- Các vấn đề SI (Signal integrity)
- Các vấn đề về EMC/EMI/ESD
- Các vấn đề liên quan đến nhiễu khác có thể xảy ra…


n 1.1. Các loại nhiễu hệ thống

n 1.2. Các loại nhiễu trên board pcb

2


Việc phân tích và xử lý các vấn đề nêu trên là một nhiệm vụ quan trọng trong
quá trình thiết kế PCB layout mà hầu nhƣ các công ty thiết kế PCB layout đều quan
tâm. Hiện nay, trên thị trƣờng đã có các phần mềm mơ phỏng có thể giả lập và phân
tích đƣợc các vấn đề nêu trên chẳng hạn nhƣ:
- Hyperlynx của hãng Mentor Graphics là công cụ mơ phỏng mà có thể kiểm tra
các vấn đề power integrity, signal integrity và EMC.
- CST Studio là tool mô phỏng mà có thể kiểm tra các vấn đề EMC và signal
integrity.
- Allegro Sigrity SI của hãng Cadence có thể kiểm tra EMC.
- HFSS của hãng ANSYS
- Matlab với công cụ RF Tool
…
Khi đã có cơng cụ kiểm tra thì việc phát hiện nhiễu hoặc các vấn đề liên quan
đến tính ổn định của board trở nên dễ dàng hơn. Tuy nhiên, để có thể xử lý đƣợc các
loại nhiễu, các vấn đề liên quan là một chuyện khác hoàn tồn và cần phải có sự đầu
tƣ nghiên cứu cũng nhƣ cần có nhiều kinh nghiệm trong q trình thiết kế PCB. Một
vấn đề khác nữa là việc bỏ tiền ra mua bản quyền phần mềm mô phỏng là một điều
đáng quan tâm vì nó sẽ tốn khá nhiều chi phí.
Khi xem xét đến vấn đề nhiễu và các vấn đề về EMC/EMI thì các board 1 lớp
hoặc board 2 lớp không thể đáp ứng đƣợc mà phải sử dụng các thiết kế có số lớp
nhiều hơn nhƣ board 4 lớp, board 6 lớp… Tuy nhiên, cũng còn tùy thuộc vào môi
trƣờng mà thiết bị đƣợc sử dụng và chức năng hoạt động của board mạch mà có thể

chọn cấu trúc lớp cho phù hợp để giảm giá thành sản phẩm.

3


CHƢƠNG 2 : CẤU TRÚC BOARD MẠCH PCB
2.1 GIỚI THIỆU CẤU TRÚC LỚP VÀ VẬT LIỆU CHẾ TẠO PCB
2.1.1 CẤU TRÚC LỚP BOARD MẠCH PCB
Việc quyết định chọn số lớp cho một thiết kế là rất quan trọng vì nó quyết
định chi phí cấu thành sản phẩm và chất lƣợng của sản phẩm đó. Thơng thƣờng thì
số lớp càng tăng thì chi phí sản xuất board mạch sẽ càng tăng và đó là điều khơng
mong muốn của các nhà sản xuất thiết bị. Tuy nhiên trong một số trƣờng hợp cụ thể
thì việc tăng số lớp sẽ giảm chi phí thiết kế và giảm thời gian thiết kế, đồng thời
kiểm soát tốt vấn đề EMI sẽ giúp cho việc tránh đƣợc rủi ro khi đăng ký kiểm
nghiệm sản phẩm tại các cơ quan kiểm nghiệm, do đó tùy trƣờng hợp cụ thể mà
chúng ta chọn số lớp cho phù hợp.
Bảng sau là một gợi ý cấu trúc board nhiều lớp:
Stakup
2 layer
4 layer
4 layer
6 layer
6 layer
8 layer
8 layer
8 layer

Top
S1 Power
S1&GND

S1&GND
S1&GND
S1&GND
S1&GND
S1&GND
S1&GND

2
GND
GND
Power
S2
S2
GND
GND
S2&GND

3

4

Power
GND
GND
GND
S2&GND
S2&GND
GND

S2&GND

S2&GND
Power
Power
Power
GND
Power

5

S3
GND
Power
Power
Power

6

7

Bottom

S4&GND
S3&GND
S3&GND GND
S4&GND
S3&GND GND
S4&GND
GND
S3&GND S4&GND


n 2.1. Một số cấu trúc lớp board mạch PCB

Một board mạch pcb 4 lớp thơng thƣờng có cấu trúc nhƣ hình sau:

n 2.2. Cấu trúc board pcb 4 lớp

4


Trong đó, các thơng số về độ dày của các lớp và hằng số điện môi là 2 thông
số đáng quan tâm nhất vì nó ảnh hƣởng đến sự phối hợp trở kháng của đƣờng mạch
in. Các thông số này sẽ phụ thuộc vào vật liệu mà nhà sản xuất board sử dụng, do
đó chúng ta cần tham khảo thơng tin từ nhà sản xuất trƣớc khi thiết kế board để
tránh phải hiệu chỉnh thiết kế lại cho phù hợp.
2.1.2 VẬT LIỆU CÁCH ĐIỆN
Trong phần này sẽ bàn một chút về vật liệu sử dụng cho lớp cách điện
(dielectric). Mỗi loại vật liệu cách điện sẽ có một giá trị hằng số điện môi khác nhau.
Hằng số điện môi tƣơng đối của hầu hết chất điện môi sử dụng để làm vật liệu cách
điện trong PCB điều thay đổi theo tần số và thƣờng giảm xuống khi tần số tăng lên.
Điều này sẽ gây ra sai sót trong tính tốn trở kháng đƣờng mạch và do đó ảnh hƣởng
đến việc phối hợp trở kháng trong một số trƣờng hợp.
Trong các board mạch số thơng thƣờng thì lớp cách điện sử dụng vật liệu là FR4
với hằng số điện môi là

=4 † 4.5. Tuy nhiên, các nhà sản xuất vẫn có thể sử dụng

một vài vật liệu khác để phù hợp với thiết kế của họ.
2.2 TÍNH TỐN TRỞ KHÁNG ĐƢỜNG MẠCH IN
2.2.1 TÍNH TỐN THEO CƠNG THỨC
Việc tính tốn trở kháng đƣờng mạch in trong board mạch sẽ trở nên quan trọng

khi trong board có các tín hiệu cần sự phối hợp giữa bên truyền tín hiệu và nhận tín
hiệu. Do đó, kiểm sốt trở kháng là điều cần quan tâm khi bắt đầu công đoạn vẽ board
đến công đoạn hồn thành.
Xét hình bên dƣới với 2 trƣờng hợp: vẽ đƣờng mạch in ở lớp ngoài và vẽ đƣờng
mạch in ở lớp trong (đối với board nhiều lớp).

5


n 2.3. (a) Stripline, (b) Microstripline

n 2.4. Công t ức tín trở k áng c o Stripline
2.2.1 SỬ DỤNG PHẦN MỀM AppCAD
Một tính năng của phần mềm AppCAD đƣa ra nhằm hỗ trợ ngƣời thiết kế trong
việc tính tốn trở kháng đƣờng mạch in đó là “Impedace Calculator”.
Xét một ví dụ về board mạch có cấu trúc lớp đƣợc lựa chọn nhƣ sau:

6


n 2.5. Cấu trúc board 4 lớp
Để có thể vẽ 1 line đơn có trở kháng 50ohm ± 10% đƣợc vẽ ở lớp L1 hoặc L4 ta
có thể sử dụng phần mềm AppCAD để tính tốn trƣớc khi bắt tay vào thiết kế board
mạch.

n 2.6. Tín trở k áng sử dụng phần mềm AppCAD
Trong đó:
T=0.018mm là độ dày của lớp L1
H=0.2mm là độ dày lớp cách điện ở giữa lớp L1 và L2
W=0.2mm là độ rộng line

L=30mm là chiều dài line
Lớp cách điện ở đây là FR-4 với hằng số điện môi tƣơng ứng là

7


2.2.2 SỬ DỤNG PHẦN MỀM CST STUDIO
Một tính năng của phần mềm CST đƣa ra nhằm hỗ trợ ngƣời thiết kế trong việc
tính tốn trở kháng đƣờng mạch in đó là “Impedace Calculator”.

n 2.7. Tín tốn trở k áng sử dụng phần mềm CST
2.2.3 SỬ DỤNG PHẦN MỀM ALLEGRO SIGRITY SI
Khi sử dụng công cụ PCB Editor của hãng cadence để vẽ board mạch in thì nếu
có thêm bản quyền cơng cụ Allegro Sigrity Si, chúng ta có thể sử dụng để kiểm tra trở
kháng của đƣờng mạch in đã vẽ.
Một ví dụ về kiểm tra trở kháng đƣờng mạch in sau khi đã vẽ xong.

n 2.8. Kiểm tra trở k áng sử dụng phần mềm Allegro Sigrity Si

8


CHƢƠNG 3 : TRƢỜNG ĐIỆN TỪ ĐỐI VỚI ĐIỆN TRỞ, TỤ ĐIỆN
VÀ CUỘN CẢM
3.1 GIỚI THIỆU TRƢỜNG ĐIỆN TỪ
3.1.1 GIỚI THIỆU
Trong phần này sẽ giới thiệu chi tiết về ứng dụng quan trọng của phân tích
trƣờng điện từ là mơ tả đặc tính tại tần số cao của phần tử điện tử đơn giản nhƣ điện
trở, tụ điện và cuộn cảm trên cơ sở là hệ phƣơng trình của Maxwell.
Vì dạng hình học của hầu hết các linh kiện có dạng trụ hoặc phẳng cho nên trạng

thái của chúng nói chung là dễ phân tích. Tuy nhiên, để ứng dụng cho việc phân tích
trạng thái của đƣờng mạch in với hình dạng line chạy lịng vịng trong một board
mạch pcb là điều khó khăn hơn.
Một phƣơng pháp để phân tích các cấu trúc đơn giản là xem xét các giới hạn cơ
bản, các phƣơng trình Maxwell và điều kiện biên sau đó đƣa ra giả thuyết về trƣờng
điện từ mà từ đó sẽ tìm đƣợc kết quả. Những giả thuyết này sau đó đƣợc kiểm tra cho
phù hợp với các giới hạn còn lại nào chƣa đƣợc viện dẫn. Để mơ tả cho phƣơng pháp
này ta có thể phân tích điện trở, tụ điện và cuộn cảm với hình dạng đơn giản.
Tất cả phần tử vật lý đều thể hiện các mức độ khác nhau về tính trở kháng, điện
cảm và điện dung phụ thuộc vào tần số. Điều này là bởi vì:
- Bản chất của tất cả vật dẫn điện đều có trở kháng
- Tất cả các dịng điện sẽ sinh ra từ trƣờng và do đó tạo ra điện cảm
- Tất cả điện áp khác nhau sinh ra điện trƣờng và tạo ra điện dung
3.1.2. PHƢƠNG TRÌNH MAXWELL
Hệ phƣơng trình Maxwell bao gồm bốn phƣơng trình đƣợc đề ra bởi James
Clerk Maxwell, dùng để mô tả trƣờng điện từ cũng nhƣ những tƣơng tác của chúng
đối với vật chất. Bốn phƣơng trình Maxwell mơ tả lần lƣợt:


Điện tích tạo ra điện trƣờng nhƣ thế nào (định luật Gauss).



Sự khơng tồn tại của vật chất từ tích.
9




Dòng điện tạo ra từ trƣờng nhƣ thế nào (định luật Ampere).




Và từ trƣờng tạo ra điện trƣờng nhƣ thế nào (định luật cảm ứng Faraday)
Tóm tắt các phƣơng trình và khái niệm cho trƣờng hợp tổng quát
Tên

Dạng vi phân

Dạng tích phân

Định luật Gauss

∮

Định luật Gauss cho

∫

∮

từ trƣờng
Định luật Faraday

∮

cho từ trƣờng
Định luật Ampere

∮


∫

∫

∫

(với sự bổ sung của
Maxwell)

Liệt kê khái niệm của các đại lƣợng trong hệ đo lƣờng SI
Kí hiệu

Ý nghĩa

Đơn vị

→

Cƣờng độ điện trƣờng

V/m

→

Cƣờng độ từ trƣờng

A/m

→


Độ điện dịch

C/

→

Vectơ cảm ứng từ
Mật độ điện tích

tesla,
weber /
C/

10


Liệt kê khái niệm của các đại lƣợng trong hệ đo lƣờng SI
Kí hiệu

Ý nghĩa
Mật độ dịng điện

J

dA

dV

dl


Đơn vị
A/

Vectơ vi phân diện tích A, có hƣớng vng
góc với mặt S
Vi phân của thể tích V đƣợc bao bọc bởi
diện tích S
Vectơ vi phân của đƣờng cong, tiếp tuyến
với đƣờng kính C bao quanh diện tích S

m

Tốn tử tính suất tiêu tán:
(cịn gọi là div)

(cịn gọi là rot)

trên mét

Tốn tử tính độ xoáy cuộn của trƣờng
vectơ.

trên mét

3.2. ĐIỆN TRỞ
Điện trở là linh kiện tuyến tính thụ động có 2 đầu, đặc trƣng bởi tính trở kháng
của chúng qua kí hiệu R(Ohm).
v = i.R


(3.2.1)

Trong đó v(t) và i(t) là sự kết hợp điện áp và địng điện. Khi có điện áp 1 volt đặt
vào hai đầu một điện trở 1 ohm sẽ sinh ra một dịng điện 1 ampere chạy qua nó. Điều
này xác định đƣợc giá trị điện trở là 1 ohm.
Điện trở đƣợc mơ tả trong hình 3.1 gồm 2 bản dẫn điện lý tƣởng đặt song song
và ở giữa là vật liệu dẫn có độ dẫn điện σ , hằng số điện môi ε, độ từ thẩm μ, độ dày d.
2

Hai bản ở 2 đầu và vật liệu dẫn có một diện tích mặt cắt ngang khơng đổi A [m ] trong
hệ trục tọa độ xy. Giả sử có một điện áp tĩnh V đặt trên điện trở R và một dòng điện I
chạy qua R.
11