Bài giảng Kiến trúc máy tính: Chương 2 - Mức logic số
Bạn đang xem bản rút gọn của tài liệu. Xem và tải ngay bản đầy đủ của tài liệu tại đây (531.35 KB, 7 trang )
n thông tin nhị phân từ 1 trong 2n ngõ nhập đưa ra
ngõ xuất. Việc chọn dựa theo n ngõ nhập chọn.
Thiết kế:
z
z
(Ứng dụng: biến tín hiệu
ngắt thành số hiệu thiết
bị phát sinh ngắt)
Mở rộng mạch giải mã:
z Xây dựng mạch giải mã
từ các mạch giải mã
có kích thước nhỏ hơn.
z VD: MUX 3 – 8 từ các MUX 2 - 4
z Giải thích:
0
1
2
3
4
5
6
7
a. Mạch dồn (MUX)
Tích các tổng (Product of
Sum – POS)
thay vì
Tổng các tích (Sum of
Product – SOP)
z
A0 Y
0
1
0
1
0
1
0
1
4. Mạch dồn và mạch phân
Ngược lại với giải mã
(h 7)
Thiết kế bằng phương
pháp phân tích
z
A1
0
0
1
1
0
0
1
1
z
z
a2
a1
a0
0
0
0
0
0
0
1
1
0
1
0
2
0
1
1
3
z
1
0
0
4
z
1
0
1
5
1
1
0
6
1
1
1
7
Hãy vẽ mạch giải mã 2 – 4
Ý nghĩa của cổng AND (dẫn thông tín hiệu: x * 1 = x),
mỗi thời điểm chỉ có 1 cổng thông
Đưa ngõ vào chọn cho từng cổng AND
Kết luận: MUX tạo từ mạch giải mã n – 2n, thêm 2n đường
nhập (h 2.8)
b. Mạch phân (DEMUX)
z
Nhận 1 ngõ nhập và phân bổ nó đến 1 trong nhiều (2n)
vị trí xác định.
(h 8 mạch dồn 4 – 1 và mạch phân 1 – 4)
********************
3
z
Ứng dụng mạch dồn và mạch phân:
Dẫn thông tin theo 1 đường truyền dữ liệu chung. (h10)
z
Bài tập: 1, 2, 3, 6 (tr. 31 và 32)
Chuyển tín hiệu 102 cho mạch dồn và 002 cho mạch phân
3
2x4
Decoder
E
3
E
3
E
3
E
3x8
8
Decoder
3x8
8
Decoder
3x8
8
Decoder
3x8
8
Decoder
2.3 Mạch tuần tự
z
Tổng quát
z
Các hệ thống số đều cần có thành phần lưu trữ
z
Tuần tự đồng bộ hóa bằng xung đồng hồ.
z
z
Ngõ ra có thể phụ thuộc ngõ vào trước đó (mạch có nhớ)
Mạch lật (Flip Flop – FF)
z
z
z
z
z
Mạch lật lề (h 3.5)
z
S
R
Q(t+1)
0
0
Q(t)
0
1
0
1
0
1
1
1
?
Mạch tuần tự đơn gián nhất, lưu 1 bit nhị phân
Có 2 ngõ ra: trị bình thường (Q), trị bù (Q’)
Bảng đặc tính: Q(t): tr thái hiện tại, Q(t+1): tr thái kế
Phân loại:
z
z
z
z
Mạch lật SR (Set – Reset)
z (xem bảng đặc tính)
Mạch lật D (Data)
z Thêm cổng đảo giữa S và R
(h 3.1 và 3.2) (thêm h 10)
z
Số ngõ vào
Cách thức các ngõ vào tác động đến ngõ ra.
Mạch lật JK (J K)
z
z
Gồm 2 mạch lật: chủ và tớ
Q(t+1) = Q’(t) khi J = K = 1
z
Mạch lật T (Toggle)
z
(h 3.3 và 3.4)
z
2 ngõ vào J, K kết nối thành T (J = K = T)
4
z
Mạch tuần tự
z
z
z
z
S
R
Q(t+1)
Q(t) Q(t+1)
S
R
0
0
Q(t)
0
0
0
X
0
1
0
0
1
1
0
1
0
1
1
0
0
1
1
1
?
1
1
X
0
z
Biểu thức Bool mô tả mạch tổ hợp tạo ngõ nhập cho
các mạch lật
Qui trình thiết kế mạch tuần tự:
Chuyển đặc tả sang lược đồ trạng thái
Chuyển lược đồ trạng thái sang bảng trạng thái
z Xây dựng lược đồ luận lý từ bảng trạng thái
Ví dụ: mạch đếm nhị phân
z
z
Bảng trạng thái mạch lật:
z
z
Bảng kích thích (tự xem)
z Bảng liệt kê các tổ hợp nhập cần có để tạo ra 1 thay đổi
trạng thái yêu cầu.
z Gồm 2 cột Q(t) và Q(t+1) và một cột cho mỗi ngõ vào
z Ký hiệu X: điều kiện không cần (hoặc tùy chọn): vì có 2
cách chuyển tiếp
Phương trình nhập mạch lật:
z
Kết nối mạch lật với các cổng. Ví dụ: h 3.7
Gồm 4 phần: (bảng 3.2)
trạng thái hiện hành, nhập, trạng thái kế, xuất
Lược đồ trạng thái
z
z
Thể hiện bằng hình ảnh của bảng trạng thái (h 3.8)
Hình tượng các chuyển tiếp trạng thái, giúp hiểu
hoạt động của mạch.
2.4 Thanh ghi và bộ nhớ
z
Bài tập 8, 9, 10, (11)
z
Thanh ghi (Register)
z
Lưu nhiều (n) bit, gồm n mạch lật. Lưu dữ liệu và
cung cấp cho các mạch khác.
z
Điều khiển việc chuyển thông tin bằng cổng.
Các thanh ghi đặc biệt:
z
z
z
z
Ví dụ: 4.1
Mạch đếm (Counter)
Thanh ghi dịch (Shift register)
5
z
Thanh ghi
nạp song song
z
Khảo sát thanh ghi nạp song song
z
z
Thanh ghi dịch
z
Khảo sát thanh ghi dịch 2 chiều nạp song song
Khi Load = 0
Khi Load = 1
Thanh ghi dịch 2 chiều
nạp song song (h 4.4)
Khi S1S0 có giá trị lần lượt là 00 , 01 , 10 , 11
các chức năng tương ứng là : ...
z
Mạch đếm nhị phân
z
(áp dụng từ bài thiết kế mạch
tuần tự)
6
z
Bộ nhớ
z
z
z
z
z
Lưu trữ và truy xuất theo đơn vị từ (word)
Kích thước của 1 word ?
Kích thước của bộ nhớ ?
Bộ nhớ truy cập bất kỳ (RAM)
Bộ nhớ chỉ đọc (ROM)
7
