De thi cuoi ki 20170519 dapan (1)
Bạn đang xem bản rút gọn của tài liệu. Xem và tải ngay bản đầy đủ của tài liệu tại đây (142.77 KB, 6 trang )
1
ĐẠI HỌC CÔNG NGHỆ THÔNG TIN
KHOA KĨ THUẬT MÁY TÍNH
Đề thi cuối kì HK2 (2016-2017) môn: Nhập môn mạch số
Thời gian : 90 phút
Sinh viên không được phép mang tài liệu và không được sử
dụng máy tính
1.
Câu hỏi 1 (2 điểm)
a. Thế nào là mạch tổ hợp và cho ví dụ? Thế nào là mạch tuần tự, khi nào ta cần
sử dụng mạch tuần tự và cho ví dụ? (1 điểm)
-
Mạch tổ hợp là mạch có đáp ứng tín hiệu ngõ ra chỉ phụ thuộc vào tín hiệu ngõ
vào, ngay khi tín hiệu ngõ vào thay đổi thì đáp ứng tín hiệu ngõ ra thay đổi theo.
Ví dụ: mạch cộng, mạch giải mã, mã hóa
-
Mạch tuần tự là mạch có đáp ứng ngõ ra vừa phụ thuộc vào giá trị ngõ vào và giá
trị ngõ ra trước đó, mạch tuần tự bao gồm mạch tổ hợp và phần tử nhớ. Ví dụ:
mạch đếm, mạch dịch.
b. Nêu ưu điểm và khuyết điểm của mạch cộng Carry Look-Ahead (CLA) so
với mạch cộng Carrier Ripple Adder (CRA)(1 điểm)
Mạch cổng
CLA
Ưu điểm
Độ trì hoãn lâu => Tốc độ cao
Khuyết điểm
Tốn nhiều cổng logic để thiết
CRA
kế
Độ trì hoãn ngắn => Tốc độ Tốn ít cổng logic để thiết kế
thấp
2.
Câu hỏi 2 (2 điểm)
Cho hệ thống mạch tạo Odd Parity bit (Bo) tại đầu phát dữ liệu
và mạch kiểm tra Odd Parity bit để tạo ra bit phát hiện lỗi (Fo) tại đầu
thu dữ liệu như hình sau:
1
2
a
Thiết kế mạch tạo Odd Parity bit sử dụng các cổng logic (Giải thích đầy đủ
các bước thiết kế bao gồm bảng sự thật, giải thích tại sao ra được biểu thức
logic rút gọn và mạch thiết kế) (1 điểm)
-
Bảng sự thật:
A2
0
0
0
0
1
1
1
1
-
A1
0
0
1
1
0
0
1
1
A0
0
1
0
1
0
1
0
1
Bo
1
0
0
1
0
1
1
0
Do giá trị Bo = 1 khi tổng số ngõ vào có giá trị bằng 1 là chẵn, đó cũng chính là
đặc tính của cổng XNOR. Do đó:
Bo = XNOR (A2, A1, A0)
-
Vẽ hình thiết kế
b
Thiết kế mạch kiểm tra Odd Parity bit sử dụng các cổng logic. (Giải thích đầy
đủ các bước thiết kế bao gồm bảng sự thật, giải thích tại sao ra được biểu
thức logic rút gọn và mạch thiết kế) (1 điểm)
-
Bảng sự thật:
A2
0
0
0
0
0
0
0
2
A1
0
0
0
0
1
1
1
A0
0
0
1
1
0
0
1
Bo
0
1
0
1
0
1
0
Fo
1
0
0
1
0
1
1
3
0
1
1
1
1
1
1
1
1
-
1
0
0
0
0
1
1
1
1
1
0
0
1
1
0
0
1
1
1
0
1
0
1
0
1
0
1
0
0
1
1
0
1
0
0
1
Do giá trị Fo = 1 khi tổng số ngõ vào có giá trị bằng 1 là chẵn, đó cũng chính là
đặc tính của cổng XNOR. Do đó:
Fo = XNOR (A2, A1, A0, Bo)
-
3.
Vẽ hình thiết kế
Câu hỏi 3 (2 điểm)
Cho hàm Boolean:
F(a, b, c) = m0 + m1 + m3 + m5 + m7
Hãy trình bày thiết kế hàm F theo từng cách sau:
a
Chỉ sử dụng duy nhất các cổng Mux 2:1. (1 điểm)
b
Bảng sự thật:
a
0
0
0
0
1
1
1
1
Thiết kế:
3
b
0
0
1
1
0
0
1
1
c
0
1
0
1
0
1
0
1
F
1
1
0
1
0
1
0
1
4
Chú ý: Thiết kế có thể có nhiều cách nên Thầy Cô cần chấm cẩn thận
c. Decoder 1x2 và Decoder 2x4 (như hình vẽ bên dưới) và cổng XOR. (Chú ý:
sinh viên không được rút gọn hàm F ở trên). (1 điểm)
Thiết kế:
Chú ý: Thiết kế có thể có nhiều cách nên Thầy Cô cần chấm cẩn thận
4.
Câu hỏi 4 (2 điểm)
Cho mạch sau:
4
5
a
Hãy hoàn thành giản đồ xung sau cho mạch ở trên. (đề nghị sinh viên sử
dụng thước vẽ giản đồ xung rõ ràng, vẽ bằng tay không được chấm điểm).
(1.5 điểm)
d. Có nhận xét gì về mạch ở trên? (0.5 điểm)
-
5.
Đây chính là mạch J-K Flipflop với ngõ vào J = A và K = B
Câu hỏi 5 (2 điểm)
Thiết kế bộ đếm lên đồng bộ theo xung clock có chức năng đếm từ 0 đến 5 sau
đó lại trở về 0 và cứ thế lập lại.
a
Lập bảng trạng thái và bảng kích thích sử dụng JK flip-flop. Chú ý, những
trạng thái không trong chu trình đếm sẽ chuyển đến trạng thái đếm 0. (1
điểm)
e. Sử dụng JK flip-flop và các cổng logic để thiết kế mạch (1 điểm)
-
5
Sơ đồ chuyển trạng thái:
6
Q2
0
0
0
0
1
1
1
1
Bảng chuyển trạng thái:
Q1
0
0
1
1
0
0
1
1
-
Q0
0
1
0
1
0
1
0
1
Q2+
0
0
0
1
1
1
0
0
Q1+
0
1
1
0
0
1
0
0
J2
0
0
0
1
X
X
X
X
K2
X
X
X
X
0
0
1
1
J1
0
1
X
X
0
1
X
X
K1
X
X
0
1
X
X
1
1
Rút gọn:
J2 = Q2’.Q1.Q0
K2 = Q2.Q1
J1 = Q2’.Q1’.Q0 + Q2.Q1’.Q0
K1 = Q2 + Q1’ + Q0
J0 = Q2’ + Q1’ + Q0
K0 = 1
-
Vẽ sơ đồ mạch
Trưởng khoa/Trưởng bộ môn
6
Q0+
1
0
1
0
1
0
0
0
Giảng viên ra đề
J0
1
X
1
X
1
X
0
X
K0
X
1
X
1
X
1
X
1
