Nghiên cứu, thiết kế và thực hiện bus truyền thông tốc độ cao AMBA AHB
Bạn đang xem bản rút gọn của tài liệu. Xem và tải ngay bản đầy đủ của tài liệu tại đây (322.75 KB, 14 trang )
này cũng ñã hoạt ñộng một cách ñúng ñắn.
Dựa vào các kết quả mô phỏng ñược trình bày và phân tích như trên, ñồng
thời kết hợp với các ñặc tả kỹ thuật cũng như các yêu cầu ñã ñược ñặt ra trong
phần mô hình hoá hệ thống ở Chương 3, chúng ta có thể kết luận hệ thống bus
ñược xây dựng nên ñã hoạt ñộng hoàn toàn ñúng ñắn. Các chức năng của hệ
thống ñều ñã ñược kiểm tra và chứng tỏ hệ thống hoạt ñộng tốt, ñảm bảo ñược
quá trình truyền dữ liệu không bị mất mát. Việc kiểm tra các hoạt ñộng logic của
hệ thống bus cũng chứng tỏ hệ thống ñược xây dựng ñã sẵn sàng cho quá trình
tổng hợp phần cứng tiếp theo.
69
Footer Page 11 of 27.
Header Page 12 of 27.
Hình 40. Kết quả mô phỏng với quá trình truyền khối có phản hồi truyền ERROR.
70
Footer Page 12 of 27.
Header Page 13 of 27.
4.3. ðánh giá hệ thống sau khi thực thi phần cứng
Sau khi kiểm tra hoạt ñộng của hệ thống về mặt logic và chứng tỏ ñược hệ
thống ñã hoạt ñộng ñúng theo ñặc tả ñề ra, ta tiến hành tổng hợp logic (logic
synthesis). Việc tổng hợp logic thiết kế ñược tiến hành bằng phần mềm ISE 10.1
Foundation Suite. Nếu quá trình tổng hợp không có lỗi xảy ra, ta có thể tiếp tục
thực hiện các bước tiếp theo như gắn kết thư viện phần cứng (mapping), ñặt chỗ
và ñịnh tuyến (place and round). Tuy nhiên, ñể ñảm bảo tính ñúng ñắn của thiết
kế, sau mỗi bước như vậy ta lại tiếp tục thực hiện quá trình mô phỏng và kiểm
chứng như ñã trình bày trong mục 4.1. Những kết quả thu ñược sau các quá trình
này sẽ cho phép ước lượng ñược tài nguyên phần cứng cần phải sử dụng ñể xây
dựng hệ thống bus vừa ñược thiết kế. Toàn bộ quá trình thực thi phần cứng ñược
thực hiện trên chip FPGA dòng Virtex-4 XC4VLX40-12FF1148 của hãng Xilinx
ñể có thể ñáp ứng ñủ số lượng bộ ñệm chân vào ra (IOB) của thiết kế.
Sau quá trình tổng hợp, ta có thể xác ñịnh ñược số lượng các bộ xử lý
logic ñược hệ thống sử dụng. Số lượng các bộ xử lý này ñược tổng hợp như ở
trong Bảng 4. Ta thấy rằng số lượng các bộ xử lý logic này cũng biểu diễn phần
nào cấu trúc của hệ thống bus ñược xây dựng. Chẳng hạn, ta có thể thấy số lượng
bộ cộng/trừ 32 bit ñược sử dụng khá nhiều ñể phục vụ cho việc tính toán các ñịa
chỉ cần truyền của bus chủ. Trong số các loại thanh ghi thì thanh ghi 1 bit và 32
bit ñược sử dụng khá nhiều ñể chốt tín hiệu hoặc ñể nhớ tạm dữ liệu ñọc và dữ
liệu ghi. Hệ thống chỉ sử dụng một bộ phân kênh 4-1 (32 bit) ñể phân kênh các
tín hiệu phản hồi và bus dữ liệu ñọc từ bus tớ về bus chủ.
71
Footer Page 13 of 27.
Header Page 14 of 27.
Bảng 4. Số lượng bộ xử lý logic ñược sử dụng trong hệ thống bus
Bộ xử lý logic
Bộ cộng/Bộ trừ
Số lượng
19
Bộ cộng 32 bit
8
Bộ trừ 32 bit
8
Bộ cộng 5 bit
2
Bộ trừ 5 bit
1
Thanh ghi
57
Thanh ghi 1 bit
23
Thanh ghi 2 bit
6
Thanh ghi 3 bit
5
Thanh ghi 4 bit
2
Thanh ghi 5 bit
3
Thanh ghi 16 bit
8
Thanh ghi 32 bit
10
Bộ chốt
3
Bộ chốt 1 bit
1
Bộ chốt 2 bit
1
Bộ chốt 32 bit
1
Bộ so sánh
7
Bộ so sánh lớn hơn (32 bit)
3
Bộ so sánh nhỏ hơn (32 bit)
4
Bộ phân kênh 4-1 (32 bit)
1
Một thông số quan trọng nữa có thể thu ñược sau quá trình tổng hợp ñó là
tần số hoạt ñộng cực ñại của hệ thống. Thông số này thu ñược thông qua việc
ñánh giá thời gian tối thiểu cần thiết ñể tín hiệu ñến các thanh ghi có thể lấy mẫu
ổn ñịnh. Lưu ý rằng ñây chưa phải là tần số hoạt ñộng thực của hệ thống, tuy
nhiên thông số này vẫn cho ta ước lượng gần ñúng tần số hoạt ñộng tối ña của hệ
72
Footer Page 14 of 27.
