NGUYỄN HỮU CHỌNG

BỘ GIÁO DỤC VÀ ĐÀO TẠO
TRƯỜNG ĐẠI HỌC BÁCH KHOA HÀ NỘI
---------------------------------------

Nguyễn Hữu Chọng

KỸ THUẬT TRUYỀN THÔNG

ĐỀ TÀI: “NGHIÊN CỨU VÀ THIẾT KẾ IC KHUẾCH ĐẠI
THUẬT TOÁN SỬ DỤNG CÔNG NGHỆ CMOS 130nm”

LUẬN VĂN THẠC SĨ KỸ THUẬT
KỸ THUẬT TRUYỀN THÔNG

KHOÁ 2011B

Hà Nội – 2014


BỘ GIÁO DỤC VÀ ĐÀO TẠO
TRƯỜNG ĐẠI HỌC BÁCH KHOA HÀ NỘI
--------------------------------------Nguyễn Hữu Chọng

ĐỀ TÀI: NGHIÊN CỨU VÀ THIẾT KẾ IC KHUẾCH ĐẠI THUẬT TOÁN
SỬ DỤNG CÔNG NGHỆ CMOS 130nm.

Chuyên ngành : Kỹ thuật truyền thông.

LUẬN VĂN THẠC SĨ KỸ THUẬT

KỸ THUẬT TRUYỀN THÔNG

NGƯỜI HƯỚNG DẪN KHOA HỌC :
TS. Phạm Nguyễn Thanh Loan

Hà Nội – 2014


Thiết kế mạch khuếch đại thuật toán sử dụng công nghệ CMOS 130nm

Mục Lục
Lời nói đầu ................................................................................................................. 3
Tóm tắt luận văn: ...................................................................................................... 5
Abstract ...................................................................................................................... 6
Danh sách hình vẽ ..................................................................................................... 7
Danh sách các bảng biểu .......................................................................................... 9
Danh sách các từ viết tắt......................................................................................... 10
Chương 1. Lý thuyết chung .................................................................................. 11
1.1 Tổng quan về khuếch đại thuật toán ............................................................... 11
1.1.1 Khái niệm ...............................................................................................11
1.1.

it

1.1.

u tạ

1.1.


h ng

c

ạch huếch đại thuật t
ạch huếch đại thuật t
thuật c

n .............................................12

n ...................................................13

ạch huếch đại thuật t

n. .........................14

1.2 Ứng dụng công nghệ CMOS trong thiết kế mạch huếch đại 1 . ................ 21
1. .1 Điện trở ...................................................................................................22
1.2.2 Tụ điện[6] ...............................................................................................23
1.2.3 Cuộn cảm[6] ...........................................................................................24
1.2.4 Transistor MOSFET[6] ........................................................................25
hương . Phân tích
.1

h i huếch đại vi

ạch huếch đại thuật t

n cơ ản ................................ 31


i ....................................................................................... 31

.1.1 Phân tích định tính ................................................................................31
.1. Phân tích định lượng .............................................................................32
2.

h i

huếch đại điện

.................................................................................. 35

1


Thiết kế mạch khuếch đại thuật toán sử dụng công nghệ CMOS 130nm

2.2.1 Tầng S chung. ................................................................................................. 35
2.2.2 Tầng D chung ................................................................................................. 38
2.2.3 Tầng G chung. ................................................................................................ 42
2.2.4 Tầng Cascode .................................................................................................. 44
.

h i

hương .

ương

ng .............................................................................................. 47


hiết kế mạch huếch đại .................................................................. 50

3.1 Lựa chọn ơ đồ và yêu cầu thiết kế.................................................................. 50
3.1.1 Lựa chọn ơ đồ thiết kế.................................................................................. 50
3.1.2 Yêu cầu thiết kế .............................................................................................. 51
3.2 Nguyên lý hoạt động ......................................................................................... 51
3.2.1 Chức năng c c t n i t

t ng

ạch. ......................................................... 51

3.2.2 Nguyên lý hoạt động. ..................................................................................... 52
.

c ước thiết kế ............................................................................................... 53

3.3.1 Xây dựng ơ đồ mạch..................................................................................... 53
3.3.2 Thiết kế. ........................................................................................................... 55
. Phân tích và đ nh gi

ết quả đạt được theo từng ước thiết kế ................. 60

. .1 Phân tích. ........................................................................................................ 60
. .

ết uả đạt được ............................................................................................ 60

Kết luận .................................................................................................................... 62

Tài liệu tham khảo .................................................................................................. 63

2


Thiết kế mạch khuếch đại thuật toán sử dụng công nghệ CMOS 130nm

Lời nói đầu
Hiện nay, công nghệ sản xuất vi mạch điện tử trên thế giới ngày càng chiếm
ưu thế hơn. Với các thiết bị điện tử thu phát hay các thiết bị truyền năng lượng
không dây thì vi mạch tương tự là một phần không thể thiếu. Do vậy, có thể khẳng
định rằng, các vi mạch số và vi mạch tương tự luôn tồn tại một cách tương quan tuy
có sự mất cân bằng về thị phần. Hầu hết trong các thiết bị điện tử, các vi mạch
tương tự giữ vai trò chính là thu tín hiệu, lọc nhiễu và khuếch đại tín hiệu...
Trong luận văn này, tôi tập trung nghiên cứu mạch khuếch đại thuật toán.
Quá trình thiết kế và xây dựng kiến trúc cho mạch đặt ra một số vấn đề yêu cầu về
đầu vào, đầu ra của mạch vv. Hiện nay, các thiết bị cầm tay phát triển mạnh như
điện thoại di động, laptop sử dụng nguồn năng lượng chủ yếu là pin. Do vậy hiệu
năng của chúng thông thường được đánh giá bởi năng lượng tiêu thụ của thiết bị. Vì
vậy, trong các nghiên cứu và thiết kế vi mạch gần đây, việc tối ưu năng lượng luôn
được chú trọng và đó cũng là một trong những mục tiêu chính trong thiết kế khối
mạch khuếch đại thuật toán của tôi.
Trong báo cáo luận văn này, tôi báo cáo về quá trình thiết kế một mạch
khuếch đại thuật toán sử dụng bộ khuếch đại vi sai có hồi tiếp dương. Luận văn của
tôi bao gồm ba chương:
 Chương 1. Lý thuyết chung.
Chương đầu tiên trình bày tổng quan về khối khuếch đại thuật toán như là
khái niệm, vai trò, cấu tạo..., những cơ sở lý thuyết chung nhất về các linh kiện điện
tử cơ bản như tụ điện, điện trở, cuộn cảm, transistor, lý thuyết về công nghệ CMOS,
đặc biệt là ảnh hưởng của tín hiệu tần số cao tới đặc tính của các linh kiện cũng sẽ

được trình bày trong chương này.
 Chương 2. Phân tích khối khuếch đại thuật toán cơ bản.
Chương này sẽ trình bày những phân tích các yếu tố kỹ thuật bên trong mạch
khuếch đại thuật toán cơ bản, phân tích các mạch cơ bản có trong khuếch đại thuật
toán như khối vi sai, khối khuếch đại điện áp, khối gương dòng.
 Chương 3. Thiết kế mạch khuếch đại thuật toán.
Chương này sẽ trình bày chi tiết các bước lựa chọn sơ đồ thiết kế, sử dụng
phần mềm mô phỏng để thiết kế mạch khuếch đại thuật toán và kết quả thu được
sau khi thiết kế.

3


Thiết kế mạch khuếch đại thuật toán sử dụng công nghệ CMOS 130nm

Trong quá trình thực hiện đồ án, tôi đã nhận được rất nhiều sự giúp đỡ từ các
thầy cô trong viện Điện tử - Viễn thông cũng như bè bạn trong viện, đặc biệt phải
kể đến sự tận tâm, nhiệt tình của TS. Phạm Nguyễn Thanh Loan giáo viên trực
tiếp chịu trách nhiệm hướng dẫn tôi nghiên cứu để hoàn thành luận văn tốt nghiệp
này.
Tôi xin được gửi lời cảm ơn chân thành tới TS. Phạm Nguyễn Thanh
Loan, các thầy cô trong viện Điện tử - Viễn thông cùng toàn thể các cá nhân, tập
thể đã có những giúp đỡ kịp thời cũng như những ý kiến đóng góp quý báu cùng
góp phần hoàn thành nhiệm vụ nghiên cứu mà luận văn đặt ra.

4


Thiết kế mạch khuếch đại thuật toán sử dụng công nghệ CMOS 130nm


Tóm tắt luận văn:
Mục đích của luận văn là thiết kế mạch khuếch đại thuật toán sử dụng công
nghệ CMOS 130nm. Sơ đồ mạch khuếch đại thuật toán trong luận văn có bộ khuếch
đại vi sai hồi tiếp dương, mạch gương dòng điều chỉnh dòng cố định vào bộ khuếch
đại vi sai, mạch khuếch đại đẩy kéo làm bộ đệm đầu ra.
Mạch điện này được thiết kế với các MOSFET kênh ngắn, công suất thấp,
giúp cải thiện hệ số khuếch đại DC trên một mạch khuếch đại vi sai thông thường.
Hai mạch khuếch đại đẩy kéo đầu ra làm nhiệm vụ như bộ khuếch đại đệm nhằm
làm tăng biên độ của tín hiệu ra
Thiết kế được thực hiện bằng việc sử dụng phần mềm mô phỏng Cadence để
tối ưu các thông số Unity gain, gain margin, phase margin, CMRR, offset voltage…
theo như yêu cầu đạt ra, bằng cách điều chỉnh thông số của linh kiện trong sơ đồ
mạch đề xuất.

5


Thiết kế mạch khuếch đại thuật toán sử dụng công nghệ CMOS 130nm

Abstract
This research is about designing operational amplifier using CMOS
130nm. This design contains positive feedback different pair, current mirror
for providing constant current source and push-pull amplifiers for the purpose
of buffering output.
Op-Amp circuit is designed with short channel MOSFET which has low
power to improve DC voltage gain. Two push-pull circuit act like a buffer to
increase voltage swing.
The design is implemented on Cacdence EDA in order to optimize unity
gain, gain margin, CMRR, offset voltage.. from specification for Op-Amp.


6


Thiết kế mạch khuếch đại thuật toán sử dụng công nghệ CMOS 130nm

Danh sách hình vẽ
Hình 1.1.1. Mạch khuếch đại thuật toán ............................................................... 11
Hình 1.1.2. Sơ đồ các khối cơ bản mạch khuếch đại thuật toàn ............................ 13
Hình 1. 1.3. Output Voltage Swing ........................................................................ 15
Hình 1.1.4. ảnh hưởng của trở kháng ra ............................................................... 16
Hình 1.1.5a. Slew rate ............................................................................................ 17
Hình 1.1.5b. Sơ đồ mạch slew rate ........................................................................ 17
Hình 1.1.6a. Sơ đồ op_amp .................................................................................... 18
Hình 1.1.6b. Sự khuếch đại điện áp và dịch pha so với tần số .............................. 19
Hình 1.1.7 Thời gian thiết lập ................................................................................ 20
Hình 1.1.8 Gain Bandwidth Op-amp ..................................................................... 21
Hình 1.2.1 Mô hình tương đương điện trở ở tần số cao ........................................ 22
Hình 1.2.2 Sự phụ thuộc của điện trở vào tần số ................................................... 23
Hình 1.2.3 Mô hình tương đương của tụ điện ........................................................ 23
Hình 1.2.4. Đặc tính dung kháng theo tần số ....................................................... 24
Hình 1.2.5. Mô hình tương đương của cuộn cảm .................................................. 24
Hình 1.2.6: Sự phụ thuộc cảu cảm kháng vào tần số............................................. 25
Hình 1.2.7. Cấu tạo transistor NMOS ................................................................... 26
Hình 1.2.8: Đồ thị đặc tuyến hoạt động của transistor NMOS ............................. 27
Hình 1.2.9: Mô hình NMOS khi VGS>0 .................................................................. 28
Hình 2.1.1. Sơ đồ một bộ khuếch đại vi sai cơ bản................................................ 31
Hình 2.1.2 Mức điện áp đầu ra .............................................................................. 32
Hình 2.1.3. a.Đặc tuyến dòng điện đầu ra b.Đặc tuyến gain ............................... 35

7



Thiết kế mạch khuếch đại thuật toán sử dụng công nghệ CMOS 130nm

Hình 2.2.1 (a) tầng S chung, (b) đặc tuyến vào ra, (c) mạch tương đương trong
vùng tuyến tính sâu, (d) mô hình tín hiệu nhỏ trong miền bão hòa. ...................... 37
Hình 2.2.2 (a) Tầng D chung, và (b) đặc tính vào ra của nó. ............................... 39
Hình 2.2.3 Mạch tương đương tín hiệu nhỏ của tầng D chung. ........................... 40
Hình 2.2.4 Hệ số khuếch đại điện áp của Tầng D chung. .................................... 41
Hình 2.2.5 Tầng D chung sử dụng một transistor NMOS như nguồn dòng. ......... 42
Hình 2.2.6 (a) Tầng G chung nối trực tiếp tại đầu vào, (b) Tầng G chung với tụ nối
với đầu vào. ............................................................................................................ 42
Hình 2.2.7 Đặc tuyến vào-ra của tầng G chung .................................................... 43
Hình 2.2.8 Tầng Cascode. ..................................................................................... 45
Hình 2.2.9 Điện áp cho phép trong tầng Cascode. ................................................ 46
Hình 2.2.10 Đặc tuyến vào-ra của một tầng cascade .......................................... 47
Hình 2.2.11 Mạch tương đương tín hiệu nhỏ của tầng cascade ............................ 47
Hình:2.3.1 sơ đồ mạch gương dòng điện ............................................................... 48
Hình 2.3.2 Sự biến thiên Iout theo VDS2 ................................................................... 48
Hình 3.1.1 Sơ đồ nguyên lý mạch khuếch đại thuật toán....................................... 50
Hình: 3.2.1 Đồ thị dòng chạy qua M1,M2 .............................................................. 53
Hình: 3.3.1 Sơ đồ khối op-amp thiết kế ................................................................. 54
Hình: 3.3.2 Đường gain của Uout1 và Uout2 của op-amp ........................................ 56
Hình 3.3.3 Gain của op-amp với 2 đầu ra ............................................................. 58
Hình 3.3.4 Đường gain và Phase của Op-amp ...................................................... 58
Hình 3.3.5 Đường DC gain của Op-amp ............................................................... 59
Hình 3.3.6 Giá trị Supply voltage của Op-amp ................................................... 59

8



Thiết kế mạch khuếch đại thuật toán sử dụng công nghệ CMOS 130nm

Danh sách các bảng biểu
Bảng 1: Các giá trị yêu cầu thiết kế khối khuếch đại ............................................. 51
Bảng 2: Thông số transistor ................................................................................... 54
Bảng 3: Kích thước transistor mạch chọn lần 1 ..................................................... 55
Bảng 4: Kích thước chuẩn của transistor trong mạch op-amp ............................... 57
Bảng 5: Giá trị yêu cầu và giá trị đạt được sau khi thiết kế ................................... 61

9


Thiết kế mạch khuếch đại thuật toán sử dụng công nghệ CMOS 130nm

Danh sách các từ viết tắt
OP-AMP
CMOS
Gmax

operational amplifier
Complementary Metal-OxideSemiconductor
Gain maximum

IC

Khuếch đại thuật toán
Công nghệ sử dụng trong thiết kế
mạch
Hệ số khuếch đại lớn nhất


Integrated Circuit
Metal oxide semiconductor fieldMOSFET
effect Transistor
Negative Metal Oxide
NMOS
Semiconductor
Posistive Metal Oxide
PMOS
Semiconductor
SNR
Signal to Noise Ratio

Mạch tích hợp
Transistor hiệu ứng trường kênh
cảm ứng.

RF

Radio Frequency

Tần số vô tuyến

DC gain

Drect Current gain

Hệ số khuếch đại một chiều

10


Transistor hiệu ứng trường loại N
Transistor hiệu ứng trường loại P
Tỉ số tín hiệu trên tạp âm


Thiết kế mạch khuếch đại thuật toán sử dụng công nghệ CMOS 130nm

hương 1. Lý thuyết chung
1.1 Tổng quan về khuếch đại thuật toán
1.1.1 Khái niệm
Mạch khuếch đại thuật toán (operational amplifier), được viết tắt là op-amp,
mạch khuếch đại thuật toán cũng giống như các mạch khuếch đại thông thường là
đều được dùng để khuếch đại điện áp, dòng điện hoặc công suất các tín hiệu. Nhưng
nó khác mạch khuếch đại thông thường cơ bản ở chỗ tính chất của mạch khuếch đại
thông thường phụ thuộc trực tiếp vào kết cấu bên trong của mạch, còn tính chất của
mạch khuếch đại thuật toán hoàn toàn có thể thay đổi được và chỉ phụ thuộc vào các
linh kiện mắc ở mạch ngoài.
Một khuếch đại thuật toán sẽ có hai đầu vào mà thực chất chính là 2 đầu của
một bộ khuếch đại vi sai, tầng đầu của bộ khuếch đại thuật toán. Bộ khuếch đại
thuật toán chỉ có một đầu ra duy nhất, hai đầu vào cấp nguồn và các chân bù điện
áp, bù tần số vv. Mạch khuếch đại thuật toán có ký hiệu như hình sau:

Hình 1.1.1. Mạch khuếch đại thuật toán
Trong đó V- và V+ là 2 ngõ vào đảo và không đảo của bộ khuếch đại thuật
toán, cũng chính là 2 đầu vào của bộ khuếch đại vi sai, hai ngõ vào đảo và không
đảo cho phép Op-amps khuếch đại được nguồn tín hiệu có tính đối xứng, ngõ ra chỉ
khuếch đại sự sai lệch giữa hai tín hiệu ngõ vào nên Op-amps có độ miễn nhiễu rất
11



Thiết kế mạch khuếch đại thuật toán sử dụng công nghệ CMOS 130nm

cao vì khi tín hiệu nhiễu đến hai ngõ vào cùng lúc sẽ không thể xuất hiện ở ngõ ra.
Cũng vì lý do này Op-amps có khả năng khuếch đại tín hiệu có tần số rất thấp.
Hệ số khuếch đại rất lớn do đó cho phép Op-amps khuếch đại cả những tín
hiệu với biên độ chỉ vài chục mico Volt, do các mạch khuếch đại visai trong OpAmps được chế tạo trên cùng một phiến do đó độ ổn định nhiệt rất cao, điện áp đầu
ra Vr tỷ lệ với hiệu số của điện thế giữa hai đầu vào, và cho bởi:
Vr = Kd.(V+ -V-)
Với Kd là hệ số khuếch đại điện áp thường rất lớn cỡ 1 000 000 lần. Như vậy
bộ KĐTT khuếch đại hiệu điện áp giữa hai đầu vào. Nếu V+ = 0 thì Vr = -Kd .Vb nên
Vr ngược pha với tín hiệu đầu vào. Vì vậy, người ta gọi V- là đầu vào đảo và ký
hiệu bở dấu “-” hay chữ N (Negative), nếu V- = 0 thì Vr =Kd .Vb nên Vr đồng pha
với tín hiệu vào. Vì vậy người ta gọi V+ là đầu vào không đảo và ký hiệu bởi dấu
(+) hay chữ P (positive)
Một khuếch đại thuật toán lý tưởng có:
Trở kháng vào là vô cùng, ZV ~ ∞
Trở kháng ra bằng không, Zr = 0
Hệ số khuếch đại Kd ~ ∞
Đáp ứng tần số là như nhau ở mọi tần sô.
1.1.

it

c

mạch khuếch đại thuật t

n


Ngày nay, mạch khuếch đại thuật toán đóng vai trò quan trọng trong sự phát
triển của ngành khoa học Kỹ thuật mạch Điện tử tương tự nói chung và của công
nghệ vi mạch nói riêng. Trong đó, việc tính toàn các tham số, tính toán các hàm là
nhiệm vụ chính của mạch khuếch đại thuật toán.

12


Thiết kế mạch khuếch đại thuật toán sử dụng công nghệ CMOS 130nm

Sơ đồ đấu nối cũng như trị số của các linh kiện trong mạch được cho trong
các sổ tay mạch analog. Các mạch analog được chế tạo chủ yếu dưới dạng khuếch
đại thuật toán như một mạch khuếch đại lý tưởng, thực hiện nhiều chức năng trong
các máy điện tử một cách gọn nhẹ đạt hiệu suất cao.
1.1.

u tạ mạch khuếch đại thuật t

n

Cấu trúc cơ bản của mạch khuếch đại thuật toán gồm 3 khối chính: Khối
khuếch đại vi sai, khối khuếch đại chính và khối khuếch đại đệm, 2 ngõ vào và 1
ngõ ra.

Hình 1.1.2. Sơ đồ các khối cơ bản mạch khuếch đại thuật toàn

Trong đó, khối khuếch đại vi sai là bộ khuếch đại có nhiệm vụ khuếch đại độ
sai khác giữa điện áp ngõ vào V1 –V2 và loại bỏ các giá trị điện áp trung bình của
chúng, Khuếch đại vi sai đước sử dụng để khuếch đại tín hiệu có tần số giới hạn nhỏ
(tới vài Hz), gọi là tín hiệu biến thiên chậm hay tín hiệu một chiều.

Khối khuếch đại chính được mắc nối tiếp với khối khuếch đại vi sai làm tăng
độ nhạy cho chúng.
Khối khuếch đại đệm nhằm làm tăng dòng đầu ra cung cấp cho tải, giảm tổng
trở ngõ ra giúp khuếch đại thuật toán có thể kết hợp dễ dàng với nhiều loại đầu ra
khác.

13


Thiết kế mạch khuếch đại thuật toán sử dụng công nghệ CMOS 130nm

Ngoài 3 khối trên thì mạch khuếch đại thuật toàn còn có thêm khối dòng
gương để tạo sự ổn định cho khuếch đại vi sai đầu vào của mạch.
1.1.4 h ng

thuật c

mạch huếch đại thuật t

n.

Để thiết kế được một mạch khuếch đại thuật toán phù hợp với mục đích thiết
kết ta phản hiểu rõ về các tham số của nó, phần tiếp theo sẽ trình bày nội dung cơ
bản về các tham số của bộ khuếch đại thuật toán.
Điện áp offset: Tất cả các Op-amp đều yêu cầu một điện áp nhỏ giữa các tín
hiệu vào đảo và không đảo của chúng để cân bằng sự bất đối xứng do không thể
tránh khỏi những thay đổi trong quá trình hoạt động. Điện áp được yêu cầu này
được gọi là điện áp offset đầu vào và được viết tắt là VOS. VOS thường được mô
hình như một nguồn dòng điều khiển đầu vào không đảo. Có hai tham số liên quan
và ảnh hưởng tới VOS: hệ số nhiệt trung bình của điện áp offset đầu vào, và độ lệch

dài hạn của điện áp offset đầu vào.
Dòng vào: Đầu vào của tất cả các Op-amp đều yêu cầu một giá trị xác định
của dòng phân cực cho sự hoạt động chính xác. Dòng phân cực đầu vào, IIB, được
tính toán bằng giá trị trung bình của hai đầu vào:
(1.1)
Các đầu vào CMOS và JFET yêu cầu dòng vào thấp hơn nhiều so với các đầu
vào của transistor lưỡng cực tiêu chuẩn. Sự khác biệt giữa các dòng phân cực của
các đầu vào đảo và không đảo được gọi là dòng offset đầu vào

Ios = IN +IP.

(1.2)

Maximum Output Voltage Swing: Điện áp ra tối đa VOM, được định nghĩa là
điện áp ra đỉnh đỉnh tối đa có thể thu được mà không bị cắt dạng sóng[3], khi điện

14


Thiết kế mạch khuếch đại thuật toán sử dụng công nghệ CMOS 130nm

áp ra DC tĩnh bằng 0. VOM được giới hạn bởi trở kháng ra của tầng khuếch đại, điện
áp bão hòa của các transistor đầu ra và các điện áp cung cấp công suất.

Hình 1. 1.3. Output Voltage Swing[3]
Input Common Mode voltage range: Điện áp common input được định
nghĩa là điện áp trung bình tại các chân đầu vào đảo và không đảo. Nếu điện áp
common mode nhận giá trị quá cao hoặc quá thấp thì mạch sẽ ngừng hoạt đông và
không còn hoạt động chính xác. Khoảng điện áp đầu vào common mode, VICR, là
khoảng mà trên đó đảm bảo thiết bị hoạt động bình thường.

Trở kháng ra: Các data sheet khác nhau liệt kê trở kháng ra dưới hai điều
kiện khác nhau. Một vài data sheet liệt kê trở kháng ra closed-loop trong khi những
data sheet khác lại liệt kê trở kháng ra open-loop, cả hai đều ký hiệu bởi Z0. Z0 được
định nghĩa là trở kháng tín hiệu nhỏ giữa cực đầu ra và đất. Thông thường, giá trị
nằm trong khoảng từ 50 đến 200 ohm. Các tầng ra E chung ( transistor lưỡng cực)
và S chung ( CMOS) được sử dụng trong các Op-amp đầu ra rail-to-rail có trở
kháng đầu ra cao hơn các tầng ra emitter follower. Trở kháng ra là một vấn đề thiết
kế khi sử dụng các Op-amp đầu ra rail-to-rail để điều khiển các tải có tính trở kháng
nhỏ và tính dung kháng lớn. Nếu tải này chủ yếu là tính trở kháng, trở kháng ra sẽ

15


Thiết kế mạch khuếch đại thuật toán sử dụng công nghệ CMOS 130nm

hạn chế cách xấp xỉ các rail mà đầu ra có thể đi đến. Nếu tải có tính dung kháng,
việc dịch pha xa hơn sẽ ăn mòn phase margin[3].

Hình 1.1.4. ảnh hưởng của trở kháng ra [3]
T c độ đ

ứng (Slew rate): Tốc độ đáp ứng của Comparator thể hiện sự

thay đổi điện áp đầu ra trong một khoảng thời gian nhất định và có đơn vị V/us.
Thường được đo trong khoảng 10% đến 90% của giá trị cuối cùng (giá trị để output
ổn định)[3] Thành phần quan trọng nhất để điều khiển slew rate trong hầu hết các
khuếch đại thuật toán là tụ bù bên trong CC (hình 1.1.5b), tụ này được thêm vào để
làm cho unity gain của khuếch đại thuật toán ổn định. Điện áp thay đổi trong tầng
thứ hai được giới hạn bởi việc xạc hay xả của tụ bù CC. Tốc độ tối đa của sự thay
đổi là khi cả hai bên của cặp vi sai dẫn 2IE. Về cơ bản


. Tuy nhiên, không

phải tất cả các khuếch đại thuật toán đều có các tụ bù. Trong các khuếch đại thuật
toán không có các tụ bù bên trong, Slew rate được xác định bằng các tụ ký sinh bên
trong của khuếch đại thuật toán .

SR 

Vout
t

16

(1.3)


Thiết kế mạch khuếch đại thuật toán sử dụng công nghệ CMOS 130nm

Hình 1.1.5a. slew rate [3]
Các khuếch đại thuật toán không được bù có slew rate và băng thông tốt hơn,
nhưng người thiết kế phải đảm bảo độ ổn định của mạch điện. Trong các Op-amp,
công suất tiêu thụ được đánh đổi (trade-off) với tạp âm và tốc độ. Để tăng Slew rate,
các dòng phân cực trong khuếch đại thuật toán phải được tăng lên.

Hình 1.1.5b. sơ đồ mạch slew rate [3]

17



Thiết kế mạch khuếch đại thuật toán sử dụng công nghệ CMOS 130nm

Unity Gain bandwidth and phase Margin[3]:
Unity-gain bandwidth là giá trị tần số tại đó AVD của khuếch đại thuật toán
bằng 1.
Phase margin tại unity gain (fm) là độ chênh lệch giữa số lượng của dịch pha
của một tín hiệu khi đi qua Op-amp tại unity gain và 180o.
(1.5)
Gain margin là sự chênh lệch giữa unity gain và gain tại dịch pha 180o [3]:
(1.6)
Để làm cho Op-amp ổn đinh, một tụ Cc, được chế tạo có chủ ý trên chip trong
tầng thứ hai (Hình 1.1.6a). Kiểu bù tần số này gọi là bù điểm cực chủ đạo. Nguyên
tắc này là do open-loop gain của khuếch đại thuật toán đi tới một trước khi dịch pha
đầu ra bằng 180o. Hình 1.1.6b biểu diễn gain điển hình với tần số vẽ đối với một
Op-amp được bù bên trong.

Hình 1.1.6a. Sơ đồ Op-Amp

18


Thiết kế mạch khuếch đại thuật toán sử dụng công nghệ CMOS 130nm

Phase margin và gain margin là các cách khác nhau trong việc xác định độ ổn
định của mạch điện. Vì các Op-amp có đầu ra có trở kháng ra cao hơn, chúng ta sẽ
thấy một độ dịch pha đáng kể khi điều khiển các tải có tính dung kháng. Việc dịch
pha thêm này làm giảm phase margin và đối với lý do này hầu hết các khuếch đại
thuật toán CMOS với các đầu ra hạn chế khả năng điều khiển các tải có tính dung
kháng.


Hình 1.1.6b. Sự khuếch đại điện áp và dịch pha so với tần số[3]
Thời gian thiết lập: Phải mất một khoảng thời gian hữu hạn để thiết lập trạng
thái cân bằng đối với một tín hiệu để truyền qua mạch điện bên trong của một

19


Thiết kế mạch khuếch đại thuật toán sử dụng công nghệ CMOS 130nm

khuếch đại thuật toán và sẽ mất một khoảng thời gian để đầu ra phản ứng với một
sự thay đổi mức của tín hiệu đầu vào. Ngoài ra, đầu ra thường vượt quá giá trị mục
tiêu, dao động giảm dần, và thiết lập tới giá trị cuối cùng. Thời gian thiết lập, ts là
thời gian yêu cầu để điện áp ra đạt thiết lập trong mà không vượt quá một tỷ lệ cụ
thể của giá trị cuối cùng căn cứ vào một đầu vào bước nhảy. Thời gian thiết lập là
một vấn đề thiết kế trong các mạch điện thu nhận dữ liệu khi các tín hiệu thay đổi
nhanh.

Hình 1.1.7 Thời gian thiết lập
Gain Bandwidth Op-amp: Là dải tần số mà giá trị được đo từ f=1 Hz cho
tới điểm mà tại đó Gain của mạch suy giảm 3dB.Tần số mà tại đó Gain của
Comparator chỉ còn 1 hoặc 0dB được gọi là unity gain frequency.

20


Thiết kế mạch khuếch đại thuật toán sử dụng công nghệ CMOS 130nm

Hình 1.1.8 Gain Bandwidth Op-amp
Hệ s


nén tín hiệu kiểu chung (CMRR: Common Mode Rejection

Ratio):
Do Comparatoraraator có ngõ vào là mạch khuếch đại vi sai nên có một chỉ
số rất quan trọng khi đánh giá chất lượng của mạch khuếch đại vi sai cũng dùng
được cho Comparator đó là hệ số CMRR.
Giá trị CMRR càng cao mạch có tính triệt nhiễu đồng pha càng tốt. Thông số
này được định nghĩa như sau:
CMRR  20 lg

Avd
(dB)
AvCM

(1.7)

Với Avd là hệ số khuếch đại vi sai và AvCM à hệ số khuếch đại common
mode.
1.2 Ứng dụng công nghệ CMOS trong thiết kế mạch huếch đại[1].
CMOS, viết tắt của cụm từ Complemantary metal oxide semmạchonductor,
là một công nghệ thiết kế vi mạch được phát minh bởi Frank Wanlass vào năm
1963 tại hãng Fairchild Semiconductor. Công nghệ này sử dụng các transistor hiệu
ứng trường (MOSFET) bao gồm cả NMOS và PMOS. Thuộc tính đáng chú ý của

21


Thiết kế mạch khuếch đại thuật toán sử dụng công nghệ CMOS 130nm

công nghệ CMOS là transistor MOSFET chỉ tiêu tán năng lượng trong quá trình

hoạt động do đó năng lượng tiệu thụ của mạch CMOS rất thấp, đồng thời công
nghệ CMOS có kích thước rất nhỏ nên cho phép tích hợp ở mật độ cao hơn. Nhờ có
ưu điểm này mà CMOS dần thay thế công nghệ lưỡng cực (sử dụng transistor
BJT).
Trong vi mạch mà tôi thiết kế sử dụng công nghệ CMOS 130nm, với linh
kiện chính là transistor MOSFET và được hoạt động ở tần số cao. Ngoài ra, vi mạch
sử dụng thêm một số điện trở, cuộn cảm và tụ điện theo công nghệ CMOS. Dưới
đây tôi sẽ trình bày sơ lược về cấu tạo, đặc tính của các linh kiện này. Đặc biệt, có
xét tới ảnh hưởng của tín hiệu tần số cao tới hoạt động của các linh kiện (mạch thiết
kế nhận tín hiệu vào ở tần số 2.4 GHz) cũng sẽ được xét tới.
1. .1 Điện trở
Hiện nay trong các vi mạch đều sử dụng các điện trở màng mỏng, do kích thước
cực nhỏ của chúng [1].

Hình 1.2.1 Mô hình tương đương điện trở ở tần số cao
Hình 1.2.1 mô tả mô hình tương đương của điện trở khi có tín hiệu tần số cao đi
qua. Như vậy ở tần số cao điện trở sẽ xuất hiện các tụ điện và cuộn cảm ký sinh, lúc
này nó không còn là thuần trở, và giá trị điện trở phụ thuộc vào tần số.

22


Thiết kế mạch khuếch đại thuật toán sử dụng công nghệ CMOS 130nm

Hình 1.2.2 Sự phụ thuộc của điện trở vào tần số [1]

1.2.2 Tụ điện[6]
Trong các vi mạch cả tương tự và số, tụ điện được sử dụng rất phổ biến cho
nhiều mục đích khác nhau như điều chỉnh mạch lọc tần số, phối hợp trở kháng, khử
méo dạng tín hiệu…


Hình 1.2.3 Mô hình tương đương của tụ điện [1]
Cũng giống như điện trở ở tần số cao, tụ điện sẽ xuất hiện các cuộn cảm và
điện trở ký sinh (Hình 1.2.3). Do đó dung kháng của tụ điện sẽ không biến đổi
tuyến tính theo tần số. Đặc tính phi tuyến của dung kháng theo tần số được minh
họa ở hình 1.2.4.

23