Viện KHCN Quân sự

ứng dụng công nghệ thông tin xây dựng hệ thống
xử lý tín hiệu số ở trung tần f=30MHz phục vụ dự án
sản xuất rada quân sự
CNĐT: Chu Xuân Quang

8810
Hà nội - 2007


1

MỤC LỤC
MỤC LỤC .............................................................................................................................1
DANH MỤC CÁC HÌNH......................................................................................................7
DANH MỤC CÁC BẢNG ..................................................................................................13
DANH MỤC CÁC TỪ VIẾT TẮT .....................................................................................14
PHẦN MỞ ĐẦU .................................................................................................................17
PHẦN I KHẢO SÁT TÌNH HÌNH ỨNG DỤNG CNTT TRONG XỬ LÝ SỐ TÍN HIỆU
RAĐA ..................................................................................................................................20
CHƯƠNG 1 RAĐA HIỆN ĐẠI VÀ CÔNG NGHỆ XỬ LÝ SỐ TÍN HIỆU .................21
1.1.1 Tình hình và triển vọng ứng dụng các phương pháp và thiết bị kỹ thuật số trong
rađa...................................................................................................................................24
1.1.2 Mô hình toán hệ thống đo-tính toán “AR+MTS” ...................................................28
1.1.3 Vấn đề hoàn thiện các phương pháp và thuật toán xử lý số tín hiệu và dữ liệu rađa
.........................................................................................................................................30
1.1.3.1 Những vấn đề lọc số, phát hiện tín hiệu và quỹ đạo ...........................................31
1.1.3.2. Những vấn đề đánh giá tham số tín hiệu và quỹ đạo ..........................................33
1.1.4 Những vấn đề nâng cao tốc độ phương tiện tính để xử lý số thông tin ..................34
CHƯƠNG 2 CÔNG NGHỆ XỬ LÝ TÍN HIỆU TRONG MỘT SỐ RAĐA MỚI .........37

1.2.1. Hệ thống XLTH trong phương án rađa tầm trung (Ucraina) [7] ...........................37
1.2.1.1. Xử lý sơ cấp thông tin rađa.................................................................................37
1.2.1.1.1 Thiết bị thu tương tự-số ...................................................................................41
1.2.1.1.2 Bộ lọc nén số tín hiệu điều tần tuyến tính........................................................42
1.2.1.1.3 Bộ biến đổi Furiê nhanh -bộ tích luỹ tương can ..............................................43
1.2.1.1.4 Bù khử nhiễu tích cực .......................................................................................44
1.2.1.1.5 Bộ phát hiện tín hiệu mục tiêu, lập bản đồ địa vật............................................45
1.2.1.1.6 Tính tọa độ mục tiêu .........................................................................................49
1.2.1.1.7 Tạo cơ sở dữ liệu về diện tích phản xạ hiệu dụng các đối tượng bay để xây
dựng mô hình nhận dạng các lớp mục tiêu ......................................................................52
1.2.1.1.8 Bộ xử lý dữ liệu phương vị anten .....................................................................52
1.2.1.2 Tuyến xử lý số tín hiệu rađa xung Đốple tương can (rađa hàng không) .............53
1.2.2. Đặc điểm hệ thống xử lý tín hiệu trong một số rađa khác .....................................60
1.2.2.1. Rađa cảnh giới sóng mét 2D (1Л13-3) [13]........................................................60
1.2.2.2. Rađa cảnh giới sóng Dm (Kacta E2E) [14] ........................................................60
1.2.2.3. Phương án số hoá tín hiệu trong rađa hiệu chỉnh pháo của Ucraina...................60


2
1.2.2.4. Phương án cải tiến hiện đại hoá rađa П18 ..........................................................61
CHƯƠNG 3 KHẢO SÁT RA ĐA 55Ж6 ........................................................................63
1.3.1. Tư liệu chung .........................................................................................................63
1.3.1.1. Chức năng: ..........................................................................................................63
1.3.1.2. Các tính năng cơ bản...........................................................................................64
1.3.2 Phân tích các tham số chiến kỹ thuật cơ bản của Rađa 55Ж6................................65
1.3.2.1. Vùng hoạt động...................................................................................................65
1.3.2.2 Sai số đo toạ độ ....................................................................................................66
1.3.2.3 Khả năng chống nhiễu .........................................................................................67
1.3.3 Các tham số kỹ thuật cơ bản của Rađa 55Ж6.........................................................69
1.3.4. Thành phần của đài gồm 4 tổ hợp thiết bị chức năng:...........................................70

1.3.5. Nguyên lý làm việc của đài và các thành phần thiết bị..........................................70
1.3.5.1 Nguyên lý hoạt động............................................................................................70
1.3.5.2. Hoạt động theo sơ đồ chức năng (hình 1.3.4).....................................................74
1.3.6. Các chế độ công tác chủ yếu..................................................................................86
CHƯƠNG 4 XÂY DỰNG HỆ THỐNG XỬ LÝ TÍN HIỆU SỐ TỪ TRUNG TẦN
30MHZ.............................................................................................................................88
1.4.1 Phân tích hệ thống xử lý tín hiệu đài rađa 55Ж6....................................................88
1.4.2 Phương án áp dụng kết quả nghiên cứu vào đài 55Ж6...........................................89
1.4.3. Thiết kế sơ bộ hệ thống XLSTH............................................................................89
1.4.3.1 Đối tượng nghiên cứu và thiết kế.........................................................................90
1.4.3.2. Các tham số và đặc trưng chủ yếu của rađa cần thiết để thiết kế chế tạo hệ thống
XLSTH.............................................................................................................................90
1.4.4.Tham số các thiết bị được thiết kế trong các tuyến ................................................91
1.4.4.1. Bộ biến đổi tương tự-số hai nhánh cầu phương..................................................91
1.4.4.2. Bộ lọc số tín hiệu xung đơn ................................................................................92
1.4.4.3 Thiết bị số tích luỹ tương can (YKH) ..................................................................92
1.4.4.4 Thiết bị bù khử tương can phản xạ nhiễu (YKKMO)..........................................93
1.4.4.5 Thiết bị lập bản đồ nhiễu địa vật..........................................................................94
1.4.4.6 Thiết bị tự động phát hiện....................................................................................95
1.4.4.7 Thiết bị tự động đo lấy toạ độ..............................................................................96
1.4.5 Yêu cầu chung ........................................................................................................97
1.4.6 Danh mục tối thiểu các tín hiệu cần cho ghép nối với rađa gồm............................97
PHẦN II CÁC THÀNH PHẦN CƠ BẢN TRONG XỬ LÝ SỐ TÍN HIỆU RAĐA ........100
CHƯƠNG 1 GHÉP NỐI VÀO/RA (I/O) CỦA HỆ THỐNG XLSTH..........................101


3
2.1.1. Lấy mẫu tín hiệu vô tuyến ...................................................................................103
2.1.2. Lượng tử hóa các tín hiệu vô tuyến .....................................................................111
2.1.3. Tạo các thành phần cầu phương ..........................................................................116

2.1.4. Đặc điểm và những hạn chế xử lý tớn hiệu trong thời gian thực với các tín hiệu
vào và ra tương tự ..........................................................................................................122
CHƯƠNG 2 CÁC BỘ XỬ LÝ CHUYÊN DỤNG VÀ ĐA NĂNG DÙNG TRONG XỬ
LÝ SỐ TÍN HIỆU..........................................................................................................125
2.2.1. Kiến trúc máy tính xử lý tín hiệu số ....................................................................126
2.2.1.1. Kiến trúc Harvard .............................................................................................128
2.2.1.2. Xử lý theo dây chuyền ......................................................................................129
2.2.1.3. Phần cứng bộ nhân - tích lũy ............................................................................131
2.2.1.4. Các lệnh đặc biệt...............................................................................................131
2.2.1.5. Phương tiện duplicate .......................................................................................134
2.2.1.6. Bộ nhớ trong/cache ...........................................................................................135
2.2.1.7. Quan điểm song song mở rộng - SIMD, VLIW và xử lý siêu vô hướng tĩnh. .135
2.2.2. Bộ xử lý DSP đa năng..........................................................................................141
2.2.2.1. Bộ xử lý DSP với dấu phẩy tĩnh ......................................................................142
2.2.2.2. Các bộ xử lý DSP với dấu phẩy động...............................................................149
2.2.3. Lựa chọn bộ xử lý số tín hiệu ..............................................................................152
2.2.4. Thực hiện thuật toán DSP trên bộ xử lý DSP đa năng.........................................155
2.2.4.1. Lọc số có đáp ứng xung hữu hạn (FIR) ............................................................155
2.2.4.2. Lọc số với đáp ứng xung vô hạn (IIR)..............................................................165
2.2.4.3. Tính toán biến đổi Furiê nhanh (FFT) ..............................................................170
2.4.4.5. Phép tính có thay thế và hình học không đổi....................................................174
2.3.4.6. Xáo trộn dữ liệu và đảo bit ...............................................................................175
2.2.5. Xử lý đa tốc độ.....................................................................................................178
2.2.6 Lọc thích nghi .......................................................................................................182
2.2.7. Phần cứng DSP chuyên dụng...............................................................................184
2.2.8. Bộ lọc số bằng phần cứng....................................................................................186
2.2.8.1. Bộ lọc FIR số ....................................................................................................186
2.2.8.2. Bộ lọc IIR số .....................................................................................................186
2.2.8.3. Phần cứng bộ xử lý FFT ...................................................................................187
CHƯƠNG 3 CÔNG NGHỆ FPGA (Field Programable Gate Array) ...........................191

2.3.1. Tổng quan các kiến trúc và đặc điểm ứng dụng vi mạch logic lập trình trong thiết
bị XLSTH (DSP) ...........................................................................................................191


4
2.3.1.1. Lịch sử phát triển các kiến trúc VLL qua các vi mạch lập trình tiêu biểu.......192
2.3.1.2. Lựa chọn VLL để thực hiện dự án thiết kế .......................................................200
2.3.2. Thiết kế thiết bị XLSTH trên VLL bằng ngôn ngữ mô tả thiết bị VHDL...........203
2.3.3. Hệ thống thiết kế VLL của hãng ALTERA.........................................................205
2.3.4. Ngôn ngữ mô tả thiết bị số AHDL ......................................................................216
2.3.4.1. Dự án (bản thiết kế) ..........................................................................................218
2.3.4.2. Quy trình thiết kế trong khuôn khổ bộ chương trình MAX+PLUS II ..............219
2.3.4.3. Căn bản về ngôn ngữ AHDL ............................................................................222
2.3.4.3.1. Các yếu tố ngôn ngữ ......................................................................................222
2.3.4.2. Cấu trúc mô tả văn bản .....................................................................................228
CHƯƠNG 4 CÁC PHẦN MỀM THIẾT KẾ, MÔ PHỎNG TRONG XỬ LÝ TÍN HIỆU
.......................................................................................................................................230
2.4.1. MATLAB – CÔNG CỤ TRONG XỬ LÝ SỐ TÍN HIỆU ..................................230
2.4.1.1. Thiết kế nhanh ứng dụng cho DSP. ..................................................................230
2.4.1.2. Thiết kế các thuật toán và mô hình. ..................................................................231
2.4.1.3. Công cụ dùng cho XLS tín hiệu........................................................................233
2.4.1.4. Tạo mã, các mô hình kiểm thử và kiểm tra tính trực chuẩn .............................234
2.4.1.5. Phân tích và khảo sát ........................................................................................236
2.4.2. GIỚI THIỆU VỀ PHẦN MỀM LABVIEW........................................................237
2.4.2.1 Chỉ dẫn về LabVIEW ........................................................................................237
2.4.2.2 Ứng dụng LabVIEW trong thiết bị ....................................................................237
2.4.3.3. Real-Time Module............................................................................................239
2.4.3.4. Giới thiệu về FPGA Module.............................................................................239
PHẦN III THIẾT KẾ, CHẾ TẠO VÀ THỬ NGHIỆM HÊ THỐNG XLSTH TRÊN RAĐA
55Ж6..................................................................................................................................243

CHƯƠNG 1 LỰA CHỌN THIẾT BỊ............................................................................244
3.1.1. Sơ đồ chức năng hệ thống xử lý tín hiệu .............................................................244
3.1.2. Lựa chọn thiết bị thu tương tự -số .......................................................................245
3.1.2.1. Mô tả sản phẩm.................................................................................................246
3.1.2.2 Cấu tạo, nguyên lý hoạt động. ...........................................................................247
3.1.2.3. Cấu trúc ADC ...................................................................................................249
3.1.2.3.1. Hoạt động đầu vào tương tự. .........................................................................249
3.1.2.3.2. Sự tham chiếu điện áp ADC. .........................................................................251
3.1.2.4. Cấu trúc bộ chuyển đổi số.................................................................................251
3.1.2.4.1. Ma trận đầu vào dữ liệu. ................................................................................251


5
3.1.2.4.2. Bộ dao động được điều khiển số học.............................................................251
3.1.2.4.3. Bộ lọc rCIC bậc 2. .........................................................................................252
3.1.2.4.4. Bộ lọc CIC bậc 5............................................................................................253
3.1.2.4.5. Bộ lọc tham số RAM (RCF). .........................................................................254
3.1.2.4.6. Các bộ lọc nửa băng nội suy và AGC............................................................254
3.1.2.4.7. Địa chỉ bản đồ nhớ và thanh ghi điều khiển. .................................................255
3.1.2.4.8. Các bộ dao động điều khiển số học. ..............................................................256
3.1.2.4.9. Thanh ghi điều khiển và hệ số tỉ lệ đầu ra RCF.............................................257
3.1.3. Lựa chọn thiết bị xử lý.........................................................................................257
3.1.3.1. Yêu cầu của hệ thống xử lý tín hiệu .................................................................257
3.1.3.2. Giới thiệu Board PCI 7813 R của NI................................................................258
CHƯƠNG 2 THIẾT KẾ PHẦN GHÉP NỐI VỚI RAĐA 55Ж6..................................260
3.2.1. Các yêu cầu về tín hiệu ghép nối lấy từ rađa: ......................................................260
3.2.3. Khảo sát hệ thống truyền phương vị, xác định các tín hiệu mã phương vị .........262
3.2.4. Khảo sát hệ thống đồng bộ của đài rađa ..............................................................264
3.2.5. Thiết kế khối ghép nối .........................................................................................266
CHƯƠNG 3 XÂY DỰNG PHẦN MỀM HỆ THỐNG.................................................268

3.3.1. Cài đặt AD6652 ...................................................................................................268
3.3.2. Lập trình xử lý tín hiệu ........................................................................................271
3.3.2.1. Thiết kế module nhận tín hiệu từ board ADC...................................................272
3.3.2.2 Chương trình tính toán các thiết lập ban đầu cho bộ xử lý tín hiệu...................275
3.3.2.4. Chương trình tích lũy tương can.......................................................................282
3.3.2.5. Chương trình tách sóng.....................................................................................287
3.3.2.6. Chương trình tích lũy không tương can............................................................287
3.3.2.7. Chương trình tách nhiễu tiêu cực......................................................................291
3.3.2.8. Chương trình tính ngưỡng thích nghi (CFAR) .................................................291
3.3.2.9. Bộ phát hiện mục tiêu di động ..........................................................................293
3.3.2.10 Chương trình tính toán sơ bộ tham số mục tiêu...............................................296
3.3.2.11 Chương trình tách điểm dấu vệ tinh.................................................................297
3.3.2.12 Chương trình hiển thị mục tiêu và truyền thông tin.........................................298
CHƯƠNG 4 THỬ NGHIỆM VỚI THIẾT BỊ MÔ PHỎNG.........................................300
3.4.1. Thử nghiệm AD6652 ...........................................................................................300
3.4.2. Thử nghiệm thiết bị xử lý tín hiệu với thiết bị mô phỏng tạo giả........................301
3.4.2.1 Giới thiệu chung về thiết bị tạo giả....................................................................301
3.4.2.1.1 Chức năng .......................................................................................................302


6
3.4.2.1.2 Thành phần thiết bị tạo giả .............................................................................302
3.4.2.1.3 Các tham số chính của bộ tạo giả tín hiệu ......................................................302
3.4.2.2.1 Lựa chọn tần số lấy mẫu .................................................................................305
3.4.2.2.2 Tính các tín hiệu không có điều chế trong xung.............................................306
3.4.2.2.3 Tính các tín hiệu điều tần tuyến tính...............................................................308
3.4.2.2.4 Tính các tín hiệu ma-níp pha ..........................................................................310
3.4.2.2.5 Tính giản đồ hướng anten ...............................................................................314
3.4.2.2.6 Tính toán tín hiệu ra đa phản xạ từ mặt đất (nhiễu địa vật) ............................316
3.4.2.2.7 Phương pháp tính nội tạp, nhiễu tích cực và nhiễu xung không đồng bộ.......320

3.4.2.2.8 Phương pháp tính quỹ đạo bay của các mục tiêu khí động học......................322
3.4.3.3 Tạo tín hiệu ở đẩu ra khối БФKC ......................................................................323
3.4.3.4 Tạo các tín hiệu tương tự bằng khối БФKC ......................................................326
3.4.3.5 Tạo tín hiệu đẩu ra bằng khối БФВЧ.................................................................327
3.4.3.6 Đặt tham số thử nghiệm cho thiết bị XLTHS trên thiết bị mô phỏng ...............329
3.4.4 Kết quả thử nghiệm...............................................................................................332
CHƯƠNG 5 THỬ NGHIỆM TẠI ĐƠN VỊ ..................................................................336
3.5.1. Lần thứ nhất (03/05/2007) ...................................................................................336
3.5.2.Lần thứ hai (ngày 28/10 đến 1/11/2009)...............................................................337
3.5.3.Lần thứ ba (ngày 17 đến 19/12/2009)...................................................................340
KẾT LUẬN VÀ KIẾN NGHỊ ...........................................................................................343


7

DANH MỤC CÁC HÌNH
Hình 1.1.1. Sơ đồ cấu trúc phần thu rađa với mạng anten số ..............................................25
Hình 1.2.1 Sơ đồ cấu trúc hệ thống xử lý cấp một tín hiệu Rađa ........................................40
Hình 1.2.2 Sơ đồ cấu trúc bộ tách sóng pha cầu phương.....................................................41
Hình 1.2.3. Sơ đồ cấu trúc của bộ phát hiện ........................................................................46
Hình 1.2.4 ............................................................................................................................51
Hình 1.2.5 ............................................................................................................................51
Hình 1.2.6 Sơ đồ cấu trúc tuyến xử lý số tín hiệu................................................................55
Hình 1.2.7. Đặc trưng tốc độ kênh tương can (K, dB; f, Hz;) .............................................59
Hình 1.3.1. Đài rađa 55Ж6 ..................................................................................................63
Hình 1.3.2. Vùng phát hiện của 55Ж6 trong mặt phẳng đứng ............................................66
Hình 1.3.3. Nguyên lý đo độ cao của đài Rađa 55Ж6.........................................................72
Hình 1.3.4. ...........................................................................................................................74
Hình 2.1.1 Sơ đồ khối hệ thống XLSTH thời gian thực tổng quát ....................................102
Hình 2.1.2. Biểu diễn quá trình biến đổi tín hiệu tương tự thành số .................................102

Hình 2.1.3. .........................................................................................................................105
Hình 2.1.4. .........................................................................................................................106
Hình 2.1.5. .........................................................................................................................108
Hình 2.16 ...........................................................................................................................109
Hình 2.1.7. .........................................................................................................................117
Hình 2.1.8. .........................................................................................................................118
Hình 2.1.9. Bộ tạo TPCF 2 kênh dùng dây giữ chậm........................................................118
Hình 2.1.10. .......................................................................................................................119
Hình 2.1.11. .......................................................................................................................120
Hình 2.1.12. .......................................................................................................................120
Hình 2.1.13. Phổ tín hiệu sau lấy mẫu bị chồng phổ. Các tín hiệu trong vùng chồng phổ
không thể khôi phục được. FN bằng 1/2 tần số lấy mẫu và thường được gọi là tần số
Nyquist . Để khôi phục tất cả các thành phần tín hiệu cần chọn tần số lấy mẫu cao hơn
hoặc tối thiểu bằng 2 lần tần số thành phần cao nhất của tín hiệu.....................................123
Hình 2.2.1. Kiến trúc rút gọn của bộ vi xử lý tiêu chuẩn ..................................................126
Hình 2.2.2. Kiến trúc phần cứng đa năng tiêu chuẩn để xử lý tín hiệu .............................127
Hình 2.2.3 Kiến trúc kiểu Harvard tiêu chuẩn với các miền nhớ riêng rẽ để cất giữ dữ liệu
và chương trình. .................................................................................................................129


8
Hình 2.2.4 Minh họa gọi trùng các lệnh khi sử dụng kiến trúc Harvard ...........................129
Hình 2.2.5. Cấu hình bộ nhân - tích lũy tiêu biểu dùng cho DSP......................................132
Hình 2.2.6. Thiết bị số học kép và đường kép truyền dữ liệu để xử lý theo sơ đồ SIMD .137
Hình 2.2.7 Minh họa sử dụng xử lý theo sơ đồ SIMD và bảo đảm dữ liệu vài kích thước để
tăng số lượng nhân - tích lũy từ một lên bốn trong bộ xử lý TigerSHARC .....................137
Hình 2.2.8. Nguyên tắc cấu trúc với từ lệnh siêu dài (VLIW) và sơ đồ chuỗi dữ liệu trong
các bộ xử lý TMS320C62x. Chú thích: L1, L2 - phần tử logic;........................................139
Hình 2.2.9. Nguyên tắc cấu trúc siêu vô hướng và sơ đồ chuỗi dữ liệu trong bộ xử lý DSP
TigerSHARC .....................................................................................................................140

Hình 2.2.10 Cấu trúc rút gọn của bộ xử lý DSP với dấu phẩy tĩnh thế hệ thứ hai (Texas
Instruments TMS320C50) .................................................................................................143
Hình 2.2.11. Cấu trúc rút gọn của bộ xử lý DSP với dấu phẩy tĩnh thế hệ thứ hai (Motorola
DSP56002).........................................................................................................................144
Hình 2.2.12. Cấu trúc rút gọn của bộ xử lý DSP với dấu phẩy tĩnh thế hệ thứ hai (Analog
Devices ADSP2100) ..........................................................................................................145
Hình 2.1.13. Cấu trúc rút gọn của bộ xử lý DSP với dấu phẩy tĩnh thế hệ thứ ba (Texas
Instruments TMS320C54x) ...............................................................................................146
Hình 2.2.14 Cấu trúc rút gọn của bộ xử lý DSP với dấu phẩy tĩnh thế hệ thứ ba (Motorola
DSP46300).........................................................................................................................147
Hình 2.2.15 Cấu trúc rút gọn của bộ xử lý DSP với dấu phẩy tĩnh thế hệ thứ tư (Texas
Instruments TMS320C62x). Hai đường số học độc lập để truyền dữ liệu, mỗi đường có
bốn khối thao tác - L1, S1, M1, D1, và L2, S2, M2, D2. ..................................................149
Hình 2.2.16 Thực hiện bộ lọc FIR: ....................................................................................156
Hình 2.2.17 Sơ đồ chức năng bộ lọc FIR. Chu trình trong của bộ lọc FIR tính tổng số siêu
chính xác. ...........................................................................................................................160
Hình 2.2.18. Minh họa nguyên tắc thực hiện bộ lọc FIR trên cơ sở bộ đệm vòng............162
Hình 2.2.19 Khâu chính tắc bậc hai:..................................................................................165
Hình 2.2.20 Thực hiện khâu bậc hai dưới dạng trực tiếp ..................................................166
Hình 2.2.21 Thực hiện ghép tầng bộ lọc IIR .....................................................................167
Hình 2.2.22. Thực hiện bộ lọc IIR bậc bốn: ......................................................................170
Hình 2.2.23 Hai kiểu “cánh bướm” sử dụng trong thuật toán FFT nhị phân: ...................171
Hình 2.2.24. Giản đồ đi của tín hiệu theo FFT với lược hóa theo thời gian có thay thế,
trong đó lối vào đi theo thứ tự tự nhiên, còn lối ra được viết theo thứ tự xác định bằng các
bít đảo ................................................................................................................................175
Hình 2.2.25 FFT nhị phân với hình học không đổi, ..........................................................176


9
Hình 2.2.26 Giản đồ đi của tín hiệu đối với FFT có lược hóa theo thời gian và thay thế ô

nhớ; dữ liệu vào được trình bày theo thứ tự xác định bằng bit đảo, còn dữ liệu ra đi theo
thứ tự tự nhiên....................................................................................................................176
Hình 2.2.27 Dạng chung của sơ đồ chức năng ..................................................................181
Hình 2.2.28. Sơ đồ cất giữ hệ số và dữ liệu bộ lược hóa ba tầng ......................................182
Hình 2.2.29 Cấu trúc chung của bộ lọc thích nghi: một cặp lối vào và một cặp lối ra......183
Hình 2.2.30 Cấu trúc phần cứng của bộ lọc FIR số...........................................................188
Hình 2.2.31 Bộ lọc IIR: .....................................................................................................188
Hình 2.2.32 Sơ đồ bộ xử lý bằng phần cứng để tính “cánh bướm”...................................189
Hình 2.2.34 Đệm kép trong FFT thời gian thực ................................................................190
Hình 2.3.1. Kiến trúc FPGA ..............................................................................................194
Hình 2.3.2. Cấu trúc khối CLB họ Spartan của XILINK ..................................................195
Hình 2.3.3. Cấu trúc phần tử logic của VLL họ FLEX6000 hãng Altera..........................196
Hình 2.3.4. Kiến trúc VLL FLEX10K...............................................................................197
Hình 2.3.5. Kiến trúc VLL APEX20K ..............................................................................199
Hình 2.3.6. Kiến trúc VLL Virtex .....................................................................................200
Hình 2.3.7. .........................................................................................................................205
Hình 2.3.8. .........................................................................................................................207
Hình 2.3.9. Các phương pháp mô tả các file dự án...........................................................210
Hình 2.3.10. Quy trình thiết kế tiêu biểu ...........................................................................220
Hình 2.4.1 ..........................................................................................................................232
Hình 2.4.2 Project sử dụng cho thiết bị xử lý ....................................................................238
Hình 2.4.3 Interactive Front Panel Communication ..........................................................240
Hình 2.4.4 Programmatic FPGA Interface Communication..............................................241
Hình 3.1.1. Sơ đồ cấu trúc thiết bị xử lý tín hiệu rađa.......................................................244
Hình 3.1.2 Phần lõi của hệ thống xử lý số tín hiệu............................................................245
Hình 3.1.3 Sơ đồ chức năng AD6652................................................................................248
Hình 3.1.4 Sơ đồ khối AD6652 ........................................................................................248
Hình 3.1.5 Chuyển mạch SHA đầu vào cho mỗi kênh ADC.............................................250
Hình 3.1.6. Sơ đồ khối bộ lọc hệ số RAM.........................................................................254
Hình 3.1.7 Cấu trúc phần cứng của Board PCI 7813R......................................................258

Hình 3.1.8. Mô hình và bố trí các linh kiện trên PCI 7813R.............................................259
Hình 3.2.1 Sơ đồ chức năng thiết bị ghép nối ...................................................................266
Hình 3.3.1 Các vị trí của jum mặc định .............................................................................268
Hình 3.3.2. Giao diện phầm mềm điều khiển bo mạch AD6652.......................................269


10
Hình 3.3.3. Kết quả phân tích phổ tín hiệu 10MHz từ bên ngoài......................................270
Hình 3.3.4 Các chân kết nối lựa chọn điện áp tham chiếu.................................................270
Hình 3.3.5 Giao thức truyền dữ liệu từ Board AD6652 ....................................................272
Hình 3.3.6. Đặc tính bộ lọc thông thấp sử dụng cho bộ lấy mẫu tín hiệu..........................273
Hình 3.3.7. Thiết kế bộ thu tín hiệu trên phần mềm LabVIEW FPGA Module................274
Hình 3.3.8 Chương trình nén xung mã Barker 13 phần tử sử dụng phép biến đổi Phu-ri-ê
...........................................................................................................................................275
Hình 3.3.9 Chương trình thực hiện nén xung tin hiệu trên nền LabVIEW FPGA Module
...........................................................................................................................................276
Hình 3.3.10 Lọc nén sử dụng tích chập .............................................................................277
Hình 3.3.11 So sánh phổ tín hiệu đầu vào khi sử dụng cửa sổ Hamming và không có cửa sổ
...........................................................................................................................................278
Hình 3.3.12 Chương trình nén xung sử dụng tích chập.....................................................279
Hình 3.3.13 Tín hiệu đầu vào chương trình nén xung .......................................................280
Hình 3.3.14 Tín hiệu đầu ra tại điểm có mục tiêu với phương pháp nén xung sử dụng
phương pháp tích chập.......................................................................................................280
Hình 3.3.15. Tín hiệu đầu ra tại điểm có mục tiêu với phương pháp nén xung sử dụng
phương pháp biến đổi Phu-ri-ê ..........................................................................................281
Hình 3.3.16 Thuật toán cánh bướm phục vụ cho tính toán tích lũy tương can..................283
Hình 3.3.17 Thuật toán tích lũy tương can ứng với N điểm đầu vào ...............................284
Hình 3.3.18 Thuật toán tính toán hàm cửa sổ cho tích lũy tương can ...............................285
Hình 3.3.19 Chương trình tách sóng tín hiệu.....................................................................286
Hình 3.3.20 Thuật toán tích lũy tương can ........................................................................287

Hình 3.3.21 Thuật toán xắp xếp mảng dữ liệu đầu vào .....................................................288
Hình 3.3.22 Thuật toán đánh dấu của mảng ......................................................................289
Hình 3.3.23 Thuật toán cộng không tương can ứng với tần số Đốp-lơ .............................290
Hình 3.3.24 Thuật toán CA-CFAR...................................................................................292
Hình 3.3.25 Thuật toán OS-CFAR ....................................................................................292
Hình 3.3.26 Bộ phát hiện mục tiêu di động .......................................................................293
Hình3.3.27. Bộ lọc đa kênh, lấy tổng và tính trung binh...................................................294
Hình3.3.28 Bộ phát hiện OS-CFAR và đánh giá tham số mục tiêu ..................................294
Hinh 3.3.29 Thuật toán MTD ............................................................................................295
Hình 3.3.30 Chương trình tính toán phương vị mục tiêu...................................................296
Hình 3.3.31 Chương trình tính toán giá trị tần số Đốp-lơ..................................................297
Hình 3.3.32 Chương trình đồng bộ mục tiêu theo phương vị............................................297


11
Hình 3.3.33 Chương trình loại điểm dấu vệ tinh ...............................................................298
Hình 3.3.34 Chương trình hiển thị và truyền thông tin......................................................299
Hình 3.4.1 Kết quả tách pha cầu phương theo mô phỏng..................................................300
Hình 3.4.2 Đường bao trên các kênh I và Q ......................................................................301
Hình 3.4.3 ..........................................................................................................................307
Hình 3.4.4 ..........................................................................................................................308
Hình 3.4.5 ..........................................................................................................................309
Hình 3.4.6 ..........................................................................................................................309
Hình 3.4.7 ..........................................................................................................................310
Hình 3.4.8 ..........................................................................................................................310
Hình 3.4.9 ..........................................................................................................................311
Hình 3.4.10 ........................................................................................................................312
Hình 3.4.11 ........................................................................................................................313
Hình 3.4.12 ........................................................................................................................313
Hình 3.4.13 ........................................................................................................................313

Hình 3.4.14 ........................................................................................................................315
Hình 3.4.15 ........................................................................................................................315
Hình 3.4.16 ........................................................................................................................316
Hình 3.4.17 ........................................................................................................................316
Hình 3.4.18 ........................................................................................................................319
Hình 3.4.19 ........................................................................................................................319
Hình 3.4.20 ........................................................................................................................319
Hình 3.4.21 ........................................................................................................................320
Hình 3.4.22 ........................................................................................................................325
Hình 3.4.23 ........................................................................................................................328
Hình 3.4.24 ........................................................................................................................329
Hình 3.4.25. .......................................................................................................................330
Hình 3.4.26 ........................................................................................................................331
Hình 3.4.27 ........................................................................................................................331
Hình 3.4.28 ........................................................................................................................332
Hình 3.4.29 ........................................................................................................................332
Hình 3.4.30 ........................................................................................................................333
Hình 3.4.31 ........................................................................................................................333
Hình 3.4.32 ........................................................................................................................334
Hình 3.5.1 Tín hiệu trung tần chữa mã Barker (ảnh chụp) ................................................337


12
Hình 3.5.2. Đường bao tín hiệu sau tách pha cầu phương bằng card AD6652 .................337
Hình 3.5.3 Tín hiệu nén sau tích lũy tương can tại điểm có mục tiêu ...............................339
Hình 3.5.4 Màn hình hiển thị mục tiêu trong lần thử nghiệm thứ nhất (số lượng mục tiêu: 4
tốp) .....................................................................................................................................339
Hình 3.5.5 Màn hình hiển thị mục tiêu khi có hai tốp mục tiêu ........................................341
Hình 3.5.6 Màn hình hiển thị mục tiêu khi Zoom vị trí 2 tốp mục tiêu.............................341



13

DANH MỤC CÁC BẢNG
Bảng 1.3.1 ............................................................................................................................66
Bảng 1.3.2 ............................................................................................................................67
Bảng 1.3.3 ............................................................................................................................69
Bảng 2.1.1. Đánh giá độ suy giảm tối thiểu trong dải chế áp của bộ lọc thấp tần (Amin) đối
với các giá trị khả năng phân giải khác nhau của ADC (B-số bit). ...................................123
Bảng 2.2.2. Đặc điểm các bộ xử lý DSP đa năng với dấu phẩy tĩnh .................................143
Bảng 2.2.3. Hệ số bộ lọc ví dụ 2.2.1..................................................................................163
Bảng 2.2.4. Hệ số bộ lọc của bộ lược hóa ba tầng.............................................................179
Bảng 2.3.1. Các đặc trưng chủ yếu của VLL họ APEX20K hãng Altera..........................198
Bảng 2.3.2 ..........................................................................................................................199
Bảng 2.3.3. Các đặc trưng cơ bản của bộ chương trình MAX+PLUS II BASELINE ver.
9.4 ......................................................................................................................................201
Bảng 2.3.4. .........................................................................................................................208
Bảng 2.3.5 ..........................................................................................................................222
Bảng 2.3.6 ..........................................................................................................................223
Bảng 2.3.7 ..........................................................................................................................224
Bảng 2.3.8 ..........................................................................................................................226
Bảng 2.3.9 ..........................................................................................................................227
Bảng 2.3.10. Các trigơ thô sơ trong AHDL.......................................................................228
Bảng 3.1.1 ..........................................................................................................................253
Bảng 3.1.2 ..........................................................................................................................255
Bảng 3.1.3 ..........................................................................................................................256
Bảng 3.2.1 ..........................................................................................................................265
Bảng 3.3.1 Cấu hình lựa chọn Jum và kết nối cho clk trên board và bên ngoài................271
Bảng 3.3.2 ..........................................................................................................................271
Bảng 3.3.3 ..........................................................................................................................271

Bảng 3.3.4 ..........................................................................................................................277
Bảng 3.3.5 ..........................................................................................................................281
Bảng 3.4.1 Thiết bị tạo giả có những tham số cơ bản sau: ................................................302
Bảng 3.4.2 ..........................................................................................................................311
Bảng 3.4.3 ..........................................................................................................................312


14

DANH MỤC CÁC TỪ VIẾT TẮT
BKN

Bộ bù khử số nhiễu

BLS

Bộ lọc số

BLNS

Bộ lọc nén số

BLSPH

Bộ lọc số phối hợp

CCP

Chống chồng phổ


CNTT

Công nghệ thông tin

DAR

Điều khiển số

KĐXL

Khuếch đại xử lý

ĐTTT

Điều tần tuyến tính

GĐH

Giản đồ hướng

GĐHA

Giản đồ hướng ăng ten

HT4ĐB

Hệ thống thông tin- tính toán đặc biệt

KĐCT


Khuếch đại cao tần

KĐXL

Khuếch đại xử lý

LM

Lấy mẫu

LT

Lượng tử

FAR

Điều khiển pha

PH

Phối hợp

TCTB

Truy cập trực tiếp bộ nhớ

TĐH

Tự động hóa


ThXLĐB

Thu xử lý đồng bộ

TPCF

Tách pha cầu phương

TPS

Tách pha số

TTS

Tương tự số

TSF

Tách sóng pha

XLTH

Xử lý tín hiệu

XLSC

Xử lý sơ cấp, xử lý cấp 1

XLSTH


Xử lý số tín hiệu

XTD

Xung thăm dò


15
ADC

Biến đổi tương tự- số

ADCP

Bộ biến đổi tương tự- số hai nhánh cầu phương

AHDL

Altera HDL

COTS

Commercial Of The Shelf

DAC

Biến đổi số- tương tự

DSP


Xử lý số tín hiệu

EAB

Khối mảng nhúng

EPR

Diện tích phản xạ hiệu dụng

IIR

Bộ lọc đáp ứng xung vô hạn

I/O

Vào/ra

EDA

Tự động thiết kế điện tử

FIR

Bộ lọc đáp ứng xung hữu hạn

FFT

Biến đổi Phu-ri-ê nhanh


FPGA

Mảng trường cổng lập trình được

MFLOPS

Triệu phép tính dấu phẩy động trên một giây

PLA

Mảng logic lập trình được

SOC

Hệ thống onchip

VLL

Vi mạch lập trình logic

VHDL

Verilog HDL

APY

Tự điều khuếch

AMY


Ăng ten- phi đơ

АКП

Bộ tự bù khử nhiễu

АШП

Nhiễu tạp tích cực

АОИ

Hiển thị tin tức

БАРУ

Mạch tự điều khuếch phản ứng nhanh

БС

khối phối hợp

BPY

Bộ khuếch đại theo thời gian

ГКВ

Bộ dao động thạch anh


ДОС

Tạo giản đồ hướng ăng ten

ДФ

bộ lọc Đốp lơ

KA

Bù khử

KTA

Các điểm tọa độ tự động


16
КФМ

Mã điều pha Barker 13 vị trí

ЛЧМ

Điều tần tuyến tính

МШУ

Bộ khuếch đại công suất


OA

Giản đồ hướng ăng ten chính

ОИП

Chống nhiễu xung

ОКД

Kênh cự ly

ОГП

Dấu hiệu Địch-ta

ОФ

Lọc tối ưu

ПАП

Nguồn nhiễu tạp tích cực

ПY

ngưỡng so sánh;

ПШУ


Khuếch đại sơ bộ

СДЦ

Lọc mục tiêu di động

СУЛТ

Ổn định mức báo động lầm

YAO

Thiết bị tự động phát hiện

YACK

Thiết bị tự động đo tọa độ

YB

Thiết bị đặt ngoài

YKKMO

Thiết bị bù khử tương can phản xạ nhiễu

YKH

Thiết bị tích lũy tương can


YPO

Máy tính chuyên dụng

УПБЛ

Thiết bị bù khử cánh sóng phụ

ФАП

Khối tự điều pha

ЦФД

Tách pha số

ШУВЧ

Bộ khuếch đại cao tần dải rộng

ICO

Màn hình hiện sóng


17

PHẦN MỞ ĐẦU
Trong những năm gần đây xử lý số tín hiệu (XLSTH) phát triển một cách
mạnh mẽ và có ảnh hưởng sâu sắc đến các lĩnh vực công nghệ then chốt trong kinh

tế quốc dân, trong quân sự, cũng như đến nhiều mặt đời sống xã hội. Có thể nói, xã
hội đang được tin học hoá với một tốc độ phi thường. Minh chứng là XLSTH đã trở
thành hạt nhân của hàng loạt sản phẩm kỹ thuật số mới nhất với những ứng dụng
khác nhau trong xã hội thông tin như điện thoại di động, các máy ảnh và camera số,
truyền hình và các hệ thống âm thanh. Trong các hệ thống vũ khí khí tài quân sự,
nơi ứng dụng đầu tiên của các kỹ thuật-công nghệ tiên tiến nhất như khí tài rađa,
đạo hàng-định vị, điều khiển từ xa, thông tin, tác chiến điện tử,…XLSTH đã chiếm
vị trí quan trọng góp phần nâng cao tính năng, hiệu quả sử dụng khí tài, vũ khí.
Hiện nay, một vấn đề khoa học-kỹ thuật quan trọng nhất trong lĩnh vực này là thực
hiện các hệ thống thu thập, xử lý và truyền các luồng thông tin siêu lớn trong thời
gian thực. XLSTH, do đó, chính là tin học thời gian thực và là nền tảng để giải
quyết những nhiệm vụ trên trong giai đoạn hiện tại.
Rađa là hệ thống thiết bị vô tuyến định vị được sử dụng rộng rãi trong nhiều
lĩnh vực, đặc biệt là quân sự. Xử lý tín hiệu rađa là chức năng quan trọng trong các
hệ thống rađa hiện đại. Các nước có nền công nghiệp chế tạo rađa quân sự phát triển
(Mỹ, Pháp, Đức, Thụy Điển, Nga, Belarus, Ixraen...) đã có nhiều công trình nghiên
cứu xử lý số tín hiệu rađa, đặc biệt là nghiên cứu ứng dụng công nghệ thông tin và
những sản phẩm của kỹ thuật điện tử hiện đại (các vi mạch tích hợp cao), đồng thời
phát triển các phần mềm chuyên dụng với nhiều thuật toán phức tạp. Nhờ đó đã giải
được bài toán xử lý tín hiệu bằng phương pháp số từ trung tần, cho phép nâng cao
tính năng kỹ thuật, hiệu quả chiến đấu của rađa quân sự. Việc nghiên cứu xử lý số
tín hiệu và áp dụng các công nghệ tiên tiến như FPGA (Field Programmable Gate
Arrays), DSP (Digital Signal Processing)... đã được ứng dụng cho một số loại rađa,
cho phép nâng cao độ phân biệt, độ chính xác đo tọa độ cao và khả năng chống
nhiễu tốt, đáp ứng các yêu cầu phức tạp của tác chiến hiện đại. Diễn biến của các
cuộc chiến tranh và xung đột quân sự gần đây ở Trung Đông, Nam Tư cũ đã chứng
minh điều này. Chế tạo các rađa có ứng dụng xử lý tín hiệu số đã và đang là hướng


18

nghiên cứu ưu tiên trên thế giới. Các công nghệ cơ bản phục vụ cho xử lý số tín
hiệu rađa được ưu tiên nghiên cứu là: công nghệ DSP, công nghệ FPGA và công
nghệ chuyển đổi tín hiệu từ tương tự sang số (ADC).
Ở nước ta, việc nghiên cứu xử lý tín hiệu rađa với những mục đích cụ thể đã
được tiến hành ở một số cơ sở của quân đội và Nhà nước như: Viện KHCNQS, Học
viện KTQS, Viện Kỹ thuật PK-KQ, Học viện Bưu chính viễn thông, Đại học Bách
khoa Hà Nội. Nhưng việc nghiên cứu xử lý số tín hiệu rađa cho đến hiện nay chỉ
mới được tiến hành thông qua nghiên cứu tiếp cận các kỹ thuật tiên tiến trong
những rađa mới, một số cải tiến hệ thống xử lý tín hiệu của các đài rađa thế hệ cũ
phát xung dải hẹp, thực hiện ở một số công đoạn trong quy trình xử lý tín hiệu, tập
trung nhiều vào phần xử lý từ thị tần. Một số kết quả nghiên cứu đã được ứng dụng
trong thực tế, phục vụ có hiệu quả cho việc cải tiến, hiện đại hóa các hệ thống rađa
sẵn có.
Như trên đã nói, sự phát triển mạnh mẽ của các công nghệ như DSP, FPGA
cho phép tạo ra những môđun phần cứng (bảng mạch) có cấu trúc trọn vẹn, đa năng,
có tính mở với phần mềm công cụ đi kèm, cho phép vẫn với các bảng mạch đó khi
thay đổi phần mềm điều khiển sẽ giải quyết một loạt các bài toán cùng loại cho
những tình huống có các điều kiện nằm trong những dải nhất định, trong trường hợp
này là bài toán xử lý các loại tín hiệu trong một loại đài rađa nào đó với những tính
năng chiến - kỹ thuật cụ thể. Có thể gọi đó là những phần cứng được nhất thể hoá.
Thêm vào đó, sự phát triển nhanh chóng của CNTT, nhất là trong lĩnh vực
phần mềm điều khiển, xử lý thông tin cũng tạo điều kiện thuận lợi cho việc xử lý số
tín hiệu rađa.
Tuy nhiên, đây cũng là những bí quyết công nghệ mà các nhà thiết kế, chế
tạo rađa, nhất là rađa quân sự, đều cố gắng giữ kín. Trong quá trình hợp tác với
nước ngoài để triển khai các nghiên cứu về rađa, chúng ta cũng gặp rất nhiều khó
khăn trong vấn đề này.
Chính vì vậy, việc nghiên cứu một cách cơ bản, có định hướng để làm chủ
công nghệ xử lý số tín hiệu rađa đã trở thành một yêu cầu cấp bách, đặc biệt là đối
với nhiệm vụ cải tiến, hiện đại hóa, chế tạo rađa quân sự trong điều kiện chiến tranh

công nghệ cao.


19
Hiện nay, được sự quan tâm của Nhà nước và quân đội, cùng với sự đầu tư
bước đầu của một số bộ ngành, nhất là của các cơ sở đã nêu trên, việc hợp tác
nghiên cứu chuyên sâu về xử lý số tín hiệu rađa ở trong nước đã có cơ sở và tính
khả thi cao. Đề tài “Ứng dụng công nghệ thông tin xây dung hệ thống xử lý tín hiệu
số ở trung tần F=30MHz phục vụ dự án sản xuất rađa quân sự” là một bước quan
trọng trong tiến trình đó.
Báo cáo này trình bày các kết quả nghiên cứu và thử nghiệm thiết bị XLSTH
rađa được tích hợp trên cơ sở các bảng mạch dạng COTS, các phần mềm ứng dụng
xử lý tín hiệu và thiết bị ghép nối với hệ thống rađa.
Báo cáo gồm:
-

Phần mở đầu

-

Phần I- Khảo sát tình hình ứng dụng CNTT trong xử lý số tín hiệu rađa;

-

Phần II- Các thành phần cơ bản trong xử lý số tin hiệu rađa;

-

Phần II- Thiết kế, chế tạo và thử nghiệm hệ thống XLSTH trên rađa;
55Ж6


-

Kết luận và kiến nghị.


20

PHẦN I
KHẢO SÁT TÌNH HÌNH ỨNG DỤNG CNTT
TRONG XỬ LÝ SỐ TÍN HIỆU RAĐA


21
CHƯƠNG 1
RAĐA HIỆN ĐẠI VÀ CÔNG NGHỆ XỬ LÝ SỐ TÍN HIỆU
Sự mở rộng các lĩnh vực áp dụng và mức độ nhiệm vụ phức tạp ngày càng
tăng mà các tổ hợp rađa phải giải quyết kết hợp với những thành tựu mới đáng kể
trong đảm bảo tính linh hoạt và tốc độ của kỹ thuật máy tính số hiện đại đã tạo điều
kiện cho sự xuất hiện và phát triển mạnh những rađa mới có khả năng đồng thời sục
sạo tìm mục tiêu mới và bám sát một số lượng lớn các mục tiêu được phát hiện.
Cho đến nay đã xảy ra bước nhảy vọt trong rađa liên quan đến việc ứng dụng
mạnh mẽ mạng anten với các phương pháp tạo tia bằng cách điều khiển pha (FAR)
và số (DAR) cũng như kỹ thuật tính trên vi xử lý để xử lý thông tin rađa. Khi ấy tất
cả các giai đoạn và phép xử lý thông tin - điều khiển trong quá trình định vị vô
tuyến các đối tượng (mục tiêu) được thực hiện dưới dạng số nên bản thân rađa được
xem như một hệ thống thông tin-tính toán số.
Dưới đây là những quan điểm hiện đại về hoàn thiện và ứng dụng các
phương pháp số xử lý thông tin và điều khiển trong rađa.
1. Ngay trong các đài rađa hiện đại đã ứng dụng các phương pháp và thiết bị

số vượt xa ra ngoài tầm giải quyết các nhiệm vụ xử lý thông tin. Khuynh hướng vận
dụng các phương pháp số tạo tín hiệu thăm dò trở nên rõ nét đã cho phép mở rộng
đáng kể khả năng thông tin của rađa như là nguồn thông tin đa chức năng. Các
phương pháp số được ứng dụng thành công để giải quyết các bài toán tạo tia, điều
khiển giản đồ định hướng (GĐH) của anten mạng pha (FAR) và hiệu chỉnh méo
trong FAR. Với phương pháp số điều khiển FAR có thể xây dựng hệ thống hiệu
chỉnh các sai lệch khi phát một cách hiệu quả ở các vị trí góc của tia anten. Tuy
nhiên, việc tạo và điều khiển GĐH mạng anten bằng cách đặt pha cho các phần tử
anten trong trường hợp chung liên quan đến mất mát năng lượng. Do đó, khả năng
tạo tia có hình dạng cần thiết bị hạn chế. Khả năng tạo nhiều tia đồng thời, tức
GĐHA đa tia, cũng bị hạn chế. Tạo tia anten bằng phương pháp số ở hình tần và
hình thành các đặc trưng không gian cho anten bằng cách tổng hợp có trọng số các
tín hiệu ra phức từ mỗi phần tử (hay nhóm phần tử) của mạng anten được biến đổi
sang dạng số được xem là tiện lợi hơn và có triển vọng hơn. Việc bổ sung trọng số


22
và cộng tín hiệu có thể được thực hiện bằng các thiết bị số thay cho các khối cao tần
tương can. Trong trường hợp đó ta có các mạng anten số (DAR).
Xây dựng lý thuyết và kỹ thuật ứng dụng các phương pháp số hình thành và
điều khiển GĐHA các mạng anten phát và thu là một trong những hướng phát triển
rađa quan trọng và rất triển vọng.
2. Từ lâu đã biết rằng lọc không gian các tín hiệu ra mạng anten thu (số hay
pha) trong điều kiện nhiễu phức tạp phải là lọc thích nghi. Các phương pháp tương
tự xử lý không gian thích nghi không được phổ biến rộng rãi vì hiệu quả thấp, nhất
là khi có nhiều nguồn nhiễu. Vì vậy, việc chuyển sang dùng các phương pháp lọc
không gian tín hiệu ra mạng anten hoàn toàn số là không tránh khỏi. Để lọc số
không gian, nói chung, cần số hoá tín hiệu tại đầu ra mỗi phần tử của mạng anten.
Vấn đề chính trong trường hợp này là các tính toán cực kỳ phức tạp. Vấn đề này có
thể được giải quyết nhờ hoàn thiện các thuật toán và xây dựng tổ hợp thiết bị tính

hợp lý.
Xây dựng lý thuyết và kỹ thuật lọc số không gian các tín hiệu ra mạng anten
cũng là một hướng ứng dụng các phương pháp số vào rađa đầy triển vọng.
3. Xử lý số thời gian-tần số các tín hiệu rađa tương can và không tương can
đã được phổ biến rộng rãi. Vấn đề cơ bản ở đây là cần phải vượt qua trở ngại do
tính bất định vốn có của tín hiệu và nhiễu thu được. Vì vậy, nhiệm vụ xây dựng
những phương pháp và thuật toán xử lý các tín hiệu bất biến đối với các đặc tính
năng lượng và thống kê của nhiễu là cấp thiết.
Các nghiên cứu về hoàn thiện những thủ tục cơ sở xử lý tín hiệu phù hợp
nhất để thực hiện bằng các phương tiện kỹ thuật tính số cũng có ý nghĩa quan trọng.
Từ quan điểm đó các khảo sát trong những năm gần đây về các mô hình toán xử lý
số tín hiệu trên cơ sở các hệ thống đại số trừu tượng (trường Galoa, các vòng hữu
hạn, đại số các hàm k-ký tự, v.v.) là rất cần được quan tâm. Những mô hình như vậy
tính đến cấu trúc tín hiệu số một cách đầy đủ nhất nên sẽ đơn giản hoá việc thực
hiện các thuật toán tương ứng trên các thiết bị số chuyên dụng.
4. Trong việc diễn giải dữ liệu rađa nhận từ các đối tượng được định vị (lọc,
ngoại suy, phát hiện và duy trì quỹ đạo theo các dữ liệu đo rađa) bài toán đặt ra là
tìm các tham số mô hình đối tượng được định vị mà bản thân các tham số đó không
được quan sát trực tiếp. Trong trường hợp chung, những bài toán như vậy thuộc lớp


23
các bài toán không chỉnh. Để giải những bài toán này cần sử dụng những ý tưởng và
phương pháp tìm các thuật toán bền vững, ví dụ, bằng cách điều hoà hay đơn giản
hoá các số đo (kết quả đo). Các đánh giá tham số nhận được trong quá trình giải bài
toán diễn giải các dữ liệu rađa có thể xem là tối ưu nếu chúng được đăc trưng bởi
phương sai và độ lệch tối thiểu, tức là nghiệm của bài toán hai chỉ tiêu tối thiểu hoá
đồng thời các tiêu chuẩn chất lượng đó. Các đánh giá tương ứng khi đó được gọi là
tối ưu Pareto.
Như vậy, hai hướng nghiên cứu mới được xác định rõ trong việc giải các bài

toán khôi phục tham số mô hình đối tượng theo các dữ liệu đo rađa rời rạc là:
a. Đưa ra nghiệm bền vững cho các bài toán ngược trong rađa;
b. Lập các phương pháp và thuật toán đánh giá tối ưu Pareto các tham số quỹ
đạo, điều khiển tia GĐHA, v. v.
5. Trong các tổ hợp rađa số phức tạp khi hoạt động trong những điều kiện
nhiễu tác động thì việc thích nghi tổ hợp với ngoại cảnh thay đổi nhanh nhằm đảm
bảo phân bổ tối ưu các tiềm năng thời gian và năng lượng vốn hữu hạn đối với tập
hợp các đối tượng định vị (mục tiêu) được xử lý là vấn đề nguyên tắc. Bài toán điều
khiển các tiềm năng có hạn của rađa thế hệ mới được đặt ra từ lâu và được giải
trong nhiều công trình. Tuy nhiên, vấn đề vẫn chưa giải quyết một cách tổng thể
đến cùng và đòi hỏi tiếp tục nghiên cứu chi tiết hơn cả về lý thuyết cũng như thể
hiện các thuật toán tương ứng bằng những phương tiện tính toán chuyên dụng và
trên máy tính điện tử.
6. Khâu liên kết giữa các thành tựu lý thuyết (thuật toán) và tiêu chuẩn chất
lượng của các hệ thống xử lý số thông tin rađa và điều khiển rađa trên thực tế là
kiến trúc tổ hợp tính toán số được kết nối với rađa, có tính đến các linh kiện và các
cấu trúc tính cơ sở hiện có. Hiện nay, khi giải đa số các bài toán xử lý số thông tin
rađa xuất hiện sự cần thiết điều chuyển các thuật toán và kiến trúc máy tính tuỳ
thuộc vào các kết quả trung gian và trạng thái môi trường bên ngoài. Để thực hiện
điều đó cần máy tính có năng suất tính cao kết hợp với lôgic điều khiển quá trình
tính rõ ràng. Các kiến trúc có khả năng tự cải tổ trong quá trình hoạt động và thích
nghi với các điều kiện công tác thay đổi được gọi là kiến trúc thích nghi. Tạo máy
tính với kiến trúc thích nghi là một giai đoạn mới trong phát triển các phương tiện
tính cho xử lý số thông tin và điều khiển trong rađa.


24
Những hướng nghiên cứu được nêu và lập luận trên đây xác định triển vọng
phát triển không chỉ của xử lý số thông tin rađa mà toàn bộ rađa nói chung. Trong
đó, nền tảng là việc thực hiện bằng kỹ thuật số tất cả các khâu chức năng cơ bản của

rađa: tạo tín hiệu thăm dò, hình thành GĐHA đa tia trên cơ sở mạng anten, điều
khiển GĐHA mạng anten, xử lý các tín hiệu thu được và dữ liệu rađa, điều khiển
quan sát không gian và phân bổ các tài nguyên năng lượng của rađa đa chức năng,
thích nghi với ngoại cảnh thay đổi,…
Cùng với việc ứng dụng các phương pháp số thực hiện tất cả các giai đoạn và
thao tác được tiến hành trong quá trình định vị vô tuyến các đối tượng, rađa với
mạng anten số biến thành hệ thống “mạng anten số + máy tính (DAR+MTS)”, tức
là về bản chất, trở nên một hệ thống máy tính số chuyên môn hoá thu thập và xử lý
thông tin rađa. Vì vậy, theo quan điểm hiện đại, xây dựng một hướng khoa học-kỹ
thuật mới độc lập-“Rađa số”, tương tự như, “Liên lạc số”-một xu hướng đã được
công nhận và phát triển mạnh trong thời gian gần đây.
1.1.1 Tình hình và triển vọng ứng dụng các phương pháp và thiết bị kỹ
thuật số trong rađa
Trong lịch sử phát triển rađa có thể phân biệt một số giai đoạn liên quan chặt
chẽ với quá trình phát triển và hoàn thiện toán máy tính và kỹ thuật tính. Trong giai
đoạn đầu phát triển (những năm 40-50 thế kỷ XX) rađa định vị sử dụng các hệ
thống (đài) hoàn toàn tương tự mà vai trò tách và diễn giải thông tin rađa chủ yếu
thuộc về trắc thủ làm việc với màn hiển thị. Kỹ thuật tính trong giai đoạn này chỉ
mới khai sinh và phát triển theo hướng xây dựng và hoàn thiện các máy tính điện tử
vạn năng. Thiết bị máy tính tương ứng còn đồ sộ và ít hiệu quả nên hầu như không
tìm được ứng dụng trong xử lý tín hiệu và dữ liệu rađa trong thời gian thực. Tuy
nhiên, ngay trong giai đoạn này máy tính điện tử đã được dùng để dựng quỹ đạo các
đối tượng được định vị, ban đầu là, trong chế độ bám bán tự động, và sau đó là để
bám sát tự động.
Giai đoạn thứ hai ứng dụng kỹ thuật tính trong rađa có quan hệ, thứ nhất là
với sự xuất hiện rađa với anten mạng pha, thứ hai, là với sự phát triển và ứng dụng
mạnh mẽ các thiết bị số chuyên dùng mang tên các bộ xử lý tín hiệu (XLTH). Tốc