Đại học công nghiệp Hà Nội
Khoa Cơ khí

Lời nói đầu.
Trường ĐH công nghiệpHà Nội tiền thân là trường cao đẳng công nghiệp Hà
Nội được hình thành và phát triển với một bề dầy lịch sử, là cái nôi đào tạo công
nhân kĩ thuật cao . Cùng với sự phát triển và đi lên của nhà trường, khoa Điện tử -Tự
động hóa măc dù là một khoa mới được thành lập nhưng đã đóng góp không nhỏ vào
thành công của nhà trường .
Trong thời đại ngày nay đất nước ta đang trên đường hội nhập quốc tế đặc biệt
là hội nhậpWTO. Đất nước ta đang trên đà phát triển mạnh mẽ để bắt kịp thế giới
chúng ta phải thực hiện chính sách đi tắt đón đầu .Như chúng ta đã biết thế kỷ 21 là
thế kỷ của công nghệ thông tin và tự động hóa cả hai ngành này đều liên quan mật
thiết đến Điện tử.
Ngành công nghiệp Điện tử đang phát triển rất mạnh mẽ trên thế giới ở những
nước công nghiệp phát triển ,ở nước ta điện tử là một ngành thực sự là mới mẻ
nhưng được nhà nước quan tâm đặc biệt .
Vi Điều Khiển là môn học trực thuộc bộ môn điện tử công nghiệp, TBĐKCN đã
và đang dần được số hóa. Được sự phân công và hướng dẫn của thầy Nguyễn Anh
Dũng, nhóm em gồm:Lê Đình Sơn , Nguyễn Đức Long, Phan Ngọc Hùng đã nghiên
cứu đề tài về điều khiển ampemet hien thi trên màn hình máy tính. Mặc dù cố gắng
rât nhiều trong việc tìm hiểu tài liệu và được sự hướng dẫn nhiệt tình của thầy giáo
nhưng do còn nhiều hạn chế nên không tránh khỏi những thiếu sót về tài liệu, về
ngôn ngữ, cách trình bày...
Chúng em rất mong được thông cảm và góp ý của thầy.
Cuối cùng chúng em xin chân thành cảm ơn!
Hà Nội Ngày: 28/01/2010
Nhóm sinh viên:
Lê Đình Sơn.
Nguyễn Đức Long
Phan Ngọc Hùng

Giíi thiÖu tæng quan vÒ hä 8051

Môn học: Vi điều khiển- Nhóm29


i hc cụng nghip H Ni
Khoa C khớ

Vi iu khin 8051 Mô t phn cng
Vi iu khin 8051 là mt trong nhng h vi iu khin 8bit
thông dng nht trên th gii. Vi iu khin này c ch to ln u
tiên bi hãng Intel, sau ó c các hãng khác ch to di dng các
dn xut khác nhau. Các dn xut này u có chung mt kin trúc
ging vi vi iu khin 8051 kinh in. Thêm vào ú, tùy theo tng
loi mà các chip dn xut c tích hp thêm các ngoi vi khác nhau
(nh ADC, SPI, EEPROM, capture/compare channels), tính nng cng
c nâng cao phù hp vi các ng dng ngày càng phc tp.
Trc ht xin gii thiu mt s tớnh nng ca h vi iu khin 8051
(lu ý l nhng tớnh nng này là ca vi iu khin 8051 kinh in):
- CPU 8bit c thit k ti u cho các ng dng iu khin.
- Cỏc kh nng x lý bit l ogic.
- Kh ụng gian b nh chng trỡnh 64Kbyte.
- Kh ụng gian b nh d liu 64 Kbyte.
- T ớch hp 4Kbyte b nh chng trình trên chip.
- T ớch hp 128byte b nh RAM trên chip.
- Có 32 ng vào/ra 2 chiu có th nh a ch n tng bit.
- T ớch hp 02 timer 16bit.
- T ớch hp UART song công.
- Cu trúc ngt vi 06 ngun/05 vector 02 mc u tiên khỏc nhau.

- Tớch hp mch b dao ng trờn chip.
Vi điều khiển đợc giới thiệu ở đây đợc sản xuất theo công nghệ
CMOS. Một số loại vi điều khiển thông dụng thuộc họ 8051 có thể kể ra
nh: AT89C2051( 20 chân), AT89C4051( 20 chân), AT89C51( 40 chân),
AT89C52
( 40 chân), AT89S51( 40 chân), AT89S52( 40 chân), AT89S53( 40 chân)
Mụn hc: Vi iu khin- Nhúm29


i hc cụng nghip H Ni
Khoa C khớ

Sau đây là sơ đồ khối tổng quan của 8051

I-Cấu trúc phần cứng họ 8051( AT 89S52)

Mụn hc: Vi iu khin- Nhúm29


i hc cụng nghip H Ni
Khoa C khớ

Sơ đồ chân AT 89S52
Bộ vi điều khiển AT89S52 gồm các khối chức năng chính sau đây:
CPU( Central Processing Unit) bao gồm:
- Thanh ghi tích luỹ A
- Thanh ghi tích luỹ phụ B, dùng cho phép nhân và phép chia
- Đơn vị logic học( ALU: Arithmetic Logical Unit)
- Từ trạng thái chơng trình( PSW: Progam Status Word)
- Bốn băng thanh ghi

- Con trỏ ngăn xếp
Bộ nhớ chơng trình( Bộ nhớ ROM) gồm 8Kb Flash.
Bộ nhớ dữ liệu( Bôn nhớ RAM) gồm 256 bytes.
Bộ

UART(

Universal

Ansynchronous

Receiver

and

Tranmitter) làm chức năng truyền nhận nối tiếp, nhờ khối này, AT89S52
có thể giao tiếp với máy tính qua cổng COM.

Mụn hc: Vi iu khin- Nhúm29


i hc cụng nghip H Ni
Khoa C khớ

3 bộ Timer /Counter 16 bít thực hiện các chức năng định thời
và đếm sự kiện.
WDM( Watch Dog Timer) đợc dùng để phục hồi lại hoạt
động của CPU khi nó bị treo bởi một nguyên nhân nào đó. WDM ở
AT89S52 gồm một bộ Timer 14 bít, một bộ Timer 7 bít, thanh ghi
WDTPRG( WDT programable) điều khiển Timer 7 bit và một thanh ghi

chớc năng WDTRST( WDM register). Bình thờng WDT không hoạt
động( bị cấm), để cho phép WDT, các giá trị 1EH và E1H cần phải đợc
ghi liên tiếp vào thanh ghi WDTRST. Timer 14 bit của WDT sẽ đếm tăng
dần sau mỗi chu kỳ đồng hồ cho đến giá trị 16383 thì xảy ra tràn. Khi xảy
ra tràn, chân RTS sẽ đợc đặt ở mức cao trong thời gian 96.Tosc
(Tossc=1/Fosc) và AT89S52 sẽ đợc reset. Khi WDT hoạt động, ngoại trừ
reset phần cứng và reset do WDT tràn thì không có cách nào cấm đợc
WDT, vì vậy khi sử dụng WDT thì các đoạn mã chơng trình phải đợc đặt
trong các khe thời gian từ khi giữa các lần WDT đợc khởi tạo lại

Mụn hc: Vi iu khin- Nhúm29


Đại học công nghiệp Hà Nội
Khoa Cơ khí

H×nh: S¬ ®å khèi cña bé vi ®iÒu khiÓn 89S52

Môn học: Vi điều khiển- Nhóm29


i hc cụng nghip H Ni
Khoa C khớ

II- Sơ đồ các chân và chức năng

1.Port 0(P0.0-P0.7 hay từ chân 32 đến chân 39): Gồm 8 chân,
ngoài chức năng xuất nhập ra, Port 0 còn là Bus đa hợp dữ liệu và địa
chỉ( AD0-AD7), chức năng này sẽ đợc sử dụng khi AT89S52 giao tiếp với
thiết bị ngoài có kiến trúc Bus


Mụn hc: Vi iu khin- Nhúm29


i hc cụng nghip H Ni
Khoa C khớ

2.Port 1( P1.0-P1,7 hay từ chân 1 đến chân 8) : Có chức năng xuất
nhập theo bit và byte. Ngoài ra, 3 chân P1.5, P1.6, P1.7 đợc dùng để nạp
ROM theo chuẩn ISP, 2 chân P1.0 và P1.1 đợc dùng cho bộ Timer 2

3.Port 2( P2.0- P2.7 hay từ chân 21 đến chân 28): Là một port có
công dụng kép: là đờng xuất nhập hoặc là byte cao của bus địa chỉ đối với
các thiết kế dùng bộ nhớ mở rộng.

Mụn hc: Vi iu khin- Nhúm29


i hc cụng nghip H Ni
Khoa C khớ

4.Port 3( P3.0- P3.7 hay từ chân 10 đến chân 17): Mỗi chân trên
port 3 ngoài chức năng xuất nhập ra còn có một chức năng riêng:
Bit

Tên

Chức năng

P3.0


RXD

Dữ liệu nhận cho port nối tiếp

P3.1

TXD

Dữ liệu phát cho port nối tiếp

P3.2

INT0

Ngắt 0 bên ngoài

P3.3

INT1

Ngắt 1 bên ngoài

P3.4

T0

Ngõ vào của Timer/Counter 0

P3.5


T1

Ngõ vào của Timer/Counter 1

P3.6

WR

Xung ghi bộ nhớ dữ liệu bên

P3.7

RD

Xung đọc bộ nhớ dữ liệu bên

ngoài
ngoài

Mụn hc: Vi iu khin- Nhúm29


i hc cụng nghip H Ni
Khoa C khớ

5. RST( Reset- chân 9):
Mức tích cực của chân này là mức 1, để reset ta phải đa mức
1(5V) đến chân này với thời gian tối thiểu 2 chu kỳ máy( tơng đơng 2uS
đối với thạch anh 12MHz.

Trạng thái của các thanh ghi khi reset, khi reset thì trạng thái
của các thanh ghi không thay đổi

6.XTAL1, XTAL2:

Mụn hc: Vi iu khin- Nhúm29


i hc cụng nghip H Ni
Khoa C khớ

AT89S52 có một bộ dao động trên chip, nó thờng đợc nồi với
một bộ dao động thạch anh có tần số lớn nhất là 33MHz, thông thờng là
12MHz.
7. EA( External Access):
EA thờng đợc mắc lên mức cao(+5V) hoặc mức thấp( GND).
Nếu ở mức cao, bộ vi điều khiển thi hành chơng trình từ ROM nội. Nếu ở
mức thấp, chơng trinh chỉ đợc thi hành từ bộ nhớ mở rộng.
8.ALE( Address Latch Enable):
ALE là tín hiệu để chốt địa chỉ vào một thanh ghi bên ngoài
trong nửa đầu của chu kỳ bộ nhớ. Sau đó các đờng port 0 dùng để xuất
hoặc nhập dữ liệu trong nửa chu kỳ sau của bộ nhớ.
9.PSEN( Program Store Enable):
PSEN là điều khiển để cho phép bộ nhớ chơng trình mở rộng
và trờng đợc nối đến chân /OE ( Output Enable) của một EPROM để cho
phép đọc các bytes mã lệnh.
PSEN sẽ ở mức thấp trong thừi gian đọc lệnh. Các mã nhị
phân của chơng trình đợc đọc từ EPROM qua Bus và đợc chốt vào thanh
ghi lệnh của bộ vi điều khiển để giải mã lệnh. Khi thi hành chơng trình
trong ROM nội, PSEN sẽ ở mức thụ động( mức cao)

10.Vcc, GND:
AT89S52 dùng nguồn một chiều có dải điện áp từ 4V-5.5V
đợc cấp qua chân 40(+) và chân 20(-).

III- Tổ chức bộ nhớ của AT89S52
1.Bộ nhớ chơng trình

Mụn hc: Vi iu khin- Nhúm29


i hc cụng nghip H Ni
Khoa C khớ

AT89S52 có 8Kb Flash Rom trên chip, khi chân EA( Chân 31) đợc
đặt ở mức logic cao(+5V), bộ vi điều khiển sẽ thực hiện chơng trình trong
ROM nội bắt đầu từ địa chỉ 0000H. Số lần ghi cho bộ nhớ này khoảng
1000 lần( trên lý thuyết).
Khi chân EA đợc đặt ở mức thấp, bộ vi điều khiển sẽ thực hiên chơng trình ở bộ nhớ chơng trình ngoài (EPROM ngoài), tuy nhiên để có ợc
điều này thì phải có một mạch phối ghép AT89S52 với EPROM đợc lựa
chọn.
Hình dới là một vi mach chốt (Latch) sẽ tách riêng bus đa hợp địa
chỉ và dữ liệu AD0- AD7; Tuỳ theo dung lợng của EPROM sẽ có số đờng
địa chỉ tơng ứng đợc dung; EPROM đợc đọc nhờ tín hiệu PSEN
`

Mụn hc: Vi iu khin- Nhúm29


i hc cụng nghip H Ni
Khoa C khớ


Flash
EPRROM
A15:8

89S52
P2
ALE

Latch
A7:0

P0

D7:0
OE

PSEN #

2. Bộ nhớ dữ liệu

AT89S52 có 256 bytes RAM nội đợc phân chia nh sau:
Các bank thanh ghi có địa chỉ từ 00H đến 1FH:
32 byte thấp của bộ nhớ nội đợc dành cho các bank thanh ghi. Bộ lệnh
AT89S52 hỗ trợ 8 thanh ghi có tên là R0-R7 và theo mặc định sau khi
reset hệ thống, các thanh ghi này có các địa chỉ từ 00H đến 07H.
Các lệnh dùng các thanh ghi R0-R7 sẽ ngắn hơn và nhanh hơn so với
các lệnh có chức năng tơng ứng dùng kiểu địa chỉ trực tiếp. Các dữ liệu đợc dung thờng xuyên nên dùng một trong các thanh ghi này.

Mụn hc: Vi iu khin- Nhúm29



i hc cụng nghip H Ni
Khoa C khớ

Do có 4 bank thanh ghi nên tại một thời điểm chỉ có một bank thanh
ghi đợc truy xuất bởi các thanh ghi R0-R7, để chuyển đổi việc truy xuất
thanh ghi ta phải thay đổi các bit chọn bank trong thanh ghi trạng thái.
RAM địa chỉ hoá từng bit có địe chỉ từ 20H đến 2FH:
AT89S52 có 128 bits có chứa các byte định địa chỉ theo bit từ 20H đến
2FH. ý tởng truy xuất từng bit bằng phần mềm là các đặc tính mạnh
của các bộ vi điều khiển nói chung. Các bit có thể đợc đặt xoá, AND,
OR..., với một lệnh đơn.
RAM đa dụng từ 30H đến FFH.
Các thanh ghi chức năng đặc biệt từ 80H đến FFH:

3. Bộ nhớ dữ liệu ngoài:

Mụn hc: Vi iu khin- Nhúm29


i hc cụng nghip H Ni
Khoa C khớ

D0-D7
Port 0
EA

74HC373
O

D
G

A0-A7
RAM

ALE
A8-A15
Port 2
89S52

OE
WE
RD

WR

Sơ đồ ghép nối AT89S52 với RAM

Bộ nhớ dữ liệu ngoài là bộ nhớ RAM đợc đọc hoặc ghi bởi tín
hiệu /RD và WR. Các RAM có thể giao tiếp với AT89S52 tơng tự cách
thức nh EPROM ngoại trừ chân /RD của AT89S52 nối với chân /OE của
RAM và chân /WR của AT89S52 nối với chân /WE của RAM.
Nếu có nhiều vi mạch RAM hoặc ROM sùng đợc ghép nối với
AT89S52 thì có thể dùng thêm vi mạch giải mã 74LS138.
4. Các thanh ghi chức năng
Từ trạng thái chơng trình( PSW: Program Status Word).
Thanh ghi B.
Con trỏ ngăn xếp SP( Stack pointer).
Con trỏ dữ liệu DPTR( Data poiner)

Các thanh ghi Port( Port register)
Các thanh ghi của các bộ Timer( Timer register)
Các thanh ghi Port nối tiếp(Serial Port register)
Các thanh ghi ngắt( Interrupt register)
Mụn hc: Vi iu khin- Nhúm29


i hc cụng nghip H Ni
Khoa C khớ

Thanh ghi điều khiển nguồn( Power Control register)

5. Mạch tạo dao động và Reset
* Mạch tạo dao động:
AT89S52 có một bộ chia tần số trong chip, bộ này sẽ cấp xung
clock cho các khối bên trong chip từ nguồn dao động bên ngoài qua 2
chân XTAL1 và XTAL2. Tụ gốm có trị số từ 27pF -33pF để ổn định làm
việc cho thạch anh, thờng dùng loại 33pF

Mụn hc: Vi iu khin- Nhúm29


Đại học công nghiệp Hà Nội
Khoa Cơ khí

* M¹ch Reset:
Cã 4 c¸ch ®Ó reset AT89S52 lÇn lît lµ: Reset khi cÊp nguån, Reset
bëi WDT, Reset b»ng phÇn mÒm vµ Reset b»ng m¹ch ngoµi qua ch©n

Môn học: Vi điều khiển- Nhóm29



i hc cụng nghip H Ni
Khoa C khớ
HI

Vcc

C

R 1
10K

1
2
3
4
5
6
7
8
19
18
31
9

0 .0 /A
0 .1 /A
0 .2 /A
0 .3 /A

0 .4 /A
0 .5 /A
0 .6 /A
0 .7 /A

D
D
D
D
D
D
D
D

0
1
2
3
4
5
6
7

P
P
P2
P2
P2
P2
P2

P2

P
P
P
P
P
P
P
P

1 .0 /T2
1 .1 /T2 E X
1 .2
1 .3
1 .4 /S S
1 .5 /M O S I
1 .6 /M IS O
1 .7 /S C K

XTA L1
XTA L2

2 .0 /A 8
2 .1 /A 9
.2 /A 1 0
.3 /A 1 1
.4 /A 1 2
.5 /A 1 3
.6 /A 1 4

.7 /A 1 5

P 3 .0 /R XD
P 3 .1 /T XD
P 3 .2 /IN T 0
P 3 .3 /IN T 1
P 3 .4 /T0
P 3 .5 /T1
P 3 .6 /W R
P 3 .7 /R D
PSEN
A L E /P R O G

2
2
2
2
2
2
2
2

1
2
3
4
5
6
7
8


1
1
1
1
1
1
1
1

0
1
2
3
4
5
6
7

29
30

E A /V P P
R ST
VC C

20

40


P
P
P
P
P
P
P
P

G N D

SW 2
C 2

Reset

AT89S 52
39
38
37
36
35
34
33
32

RST.

IV- Hoạt động định thời
AT89S52 có 3 timer 16 bits, mỗi timer có 4 chế đọ hoạt động. Ngời

ta sử dụng các timer để: Định khoảng thời gian. đếm sự kiện hoặc tạo tốc
độ baud cho port nối tiếp
Trong các ứng dụng định khoảng thời gian, ngời ta lập trình timer ở
một khoảng đều đặn và đặt cờ tràn timer. Cờ đợc dùng để đồng bộ hoá chơng trình để thực hiện một tác động nh kiểm tra trạng thái của các ngõ
vào hoặc gửi các sự kiện ra các ngõ ra. Các ứng dụng khác có thể sử dụng
việc tạo xung nhịp đều đặn của timer để đo thời gian trôi qua giữa 2 sự
kiện
Mụn hc: Vi iu khin- Nhúm29


i hc cụng nghip H Ni
Khoa C khớ

Giả sử số bớc đếm là k
k

12k

==> t định thời= k*t clock=k/fclock= f 1 = f
óc 12
óc

Đếm sự kiện dùng để xác định số lần xảy ra của các sự kiện. Trong
ứng dụng này, ngời ta tìm cách quy các sự kiện thành các sự chuyển mức
trên chân T0, T1, T2 để dùng các timer đếm các sự kiện đó.
1. Các thanh ghi của bộ định thời(Timer 0,1)
+ Thanh ghi chế độ Timer( TMOD)
Thanh ghi TMOD chứa 2 nhóm 4 bit dùng để đặt chế độ làm việc
cho Timer 0 và Timer 1


Chế độ cho Timer 1
GATE

C

C

T

M1

M0

Chế độ cho Timer 0
GATE C
M1 M0
T

T =1: Bộ đếm sự kiện

=0: Định thời
M0M1=00 : Timer 13 bit, mode 0
=01 : Timer 16 bit, mode 1
=10 : Timer 8 bit nạp tự động, mode 2
=11 : Timer tách riêng, mode 3
GATE=0: Hoạt động của Timer bị điều khiển bởi mức Logic ở
chân /INT
=1: Hoạt động của Timer không bị điều khiển bởi mức
Logic ở chân /INT
2. Các thanh ghi điều khiển Timer(Timer 0,1)

Thanh ghi TCON chứa các bit trạng thái và các bit điều khiển cho
Timer 0 và Timer 1

Mụn hc: Vi iu khin- Nhúm29


i hc cụng nghip H Ni
Khoa C khớ

3. Các thanh ghi chứa giá trị của các bộ định thời(Timer 0,1)
Các timer 0 và timer 1 đều là các timer 16 bit, mỗi timer có 2
thanh ghi 8 bit dùng để chứa các giá trị khởi tạo hoặc giá trị hiện thời của
các timer. Cụ thể timer 0 có TH0 và TL0, timer 1 có TH1 và TL1. Các
thanh ghi này không có địa chỉ bit
Lu ý: các thanh ghi ở timer 2 khác timer 0,1
4. Các chế độ của bộ đinh thời

Timer 2 ở chế độ Capture( thu nhận)

Timer 2 ở chế độ tự nạp lại ( DCEN=0)
Mụn hc: Vi iu khin- Nhúm29


Đại học công nghiệp Hà Nội
Khoa Cơ khí

Timer 2 ë chÕ ®é tù n¹p l¹i ( DCEN=1)

Môn học: Vi điều khiển- Nhóm29



Đại học công nghiệp Hà Nội
Khoa Cơ khí

Timer 2 t¹o tèc ®é baud

Môn học: Vi điều khiển- Nhóm29


i hc cụng nghip H Ni
Khoa C khớ

Timer 2 trong chế độ clock-out

V- POrt nối tiếp
AT89S52 có một port nối tiếp trong chip có thể hoạt động ở nhiều
chế độ khác nhau, nhiều tốc độ khác nhau. Chức năng chủ yếu của một
port nói tiếp là thực hiện chuyển đổi song song sang nối tiếp với dữ liệu
xuất ra và chuyển đổi nói tiếp sang song song với dữ liệu nhập để có thể
giao tiếp với máy tính qua cổng nối tiếp hoặc các thiết bị tơng tự

AT89S52

Máy
Cổng
tính
COM

Bộ chuyển
đổi mức


Mô tả hoạt động của Port nối tiếp
Port nối tiếp có thể hoạt động song công( full duplex: thu và phát
đồng thời) và đệm lúc thu( receiver buffering) cho phép một kí tự sẽ đợc

Mụn hc: Vi iu khin- Nhúm29


i hc cụng nghip H Ni
Khoa C khớ

thu và đợc giữ trong khi kí tự thứ 2 đợc nhận. Nếu CPU đọc kí tự thứ nhất
trớckhi kí tự thứ 2 đợc thu đầy đủ thì dữ liệu sẽ không mất.

1. Các thanh ghi của port nối tiếp
Có 2 thanh ghi chức năng đặc biệt cho phép phần mềm truy
xuất đến Port nối tiếp: SBUF và SCON.
Thanh ghi điều khiển Port nối tiếp( SCON- Serial Controller).
Thanh ghi điều khiển Port nối tiếp SCON ở địa chỉ 98H là
thanh ghi có điịnh địa chỉ bit, chứa các bit trạng thái và các bit để đièu
khiển liên quan tới port nối tiếp. Các bit điều khiển đặt chế độ hoạt động
cho Port nối tiếp, các bit trạng thái báo cáo kết thúc việc phát hoặc thu
một ký tự. Các bit trạng thái có thể đợc kiểm tra bằng phần mềm hoặc có
thể đợc lập trình để tạo ngắt.

Bit
SCON.7

Ký hiệu


Địa chỉ

Mô tả

SM0

9FH

Mode 1-Bit 0 chọn chế độ cho Port nối

tiếp
SCON.6
Port

SM1

9EH

Mode 1-Bit 1 chọn chế độ hoạt động cho
nối tiếp
SM0SM1=00: Port nối tiếp hoạt động ở

chế độ 0
SM0SM1=01: Port nối tiếp hoạt động ở
chế độ1
SM0SM1=10: Port nối tiếp hoạt động ở
chế độ2

Mụn hc: Vi iu khin- Nhúm29



i hc cụng nghip H Ni
Khoa C khớ

SM0SM1=11: Port nối tiếp hoạt động ở
chế độ3
SCON.5

SM2

9DH

Mode 2-Bit 2 chọn chế độ cho Port nối

tiếp
Bit này cho phép truyền thông đa xử lý
SCON.4

REN

9CH

phải

Receiver Enable-Bit cho phép thu, REN
đợc đặt bằng 1 để cho phép nhận các ký

tự
SCON.3


TB8

9BH

trong

Transmitted bit 8-Bit truyền thứ 9 sử dụng
chế độ UART 9 bit

SCON.2

RB8

9AH

dụng

Receiver bit 8- Bit nhận thứ 9 trong sử
trong chế độ UART 9 bit

SCON.1

TI

99H

Transmitted Interupt- Cờ ngắt truyền, TI

đợc


đặt bằng 1 khi kết thúc việc truyền 1 ký

tự, TI

đợc xoá bằng phần mềm

SCON.0

RI

98H

Receiver Interupt-Cờ ngắt nhận, RI đợc

dặt

bằng 1 khi kết thúc việc nhận 1 ký

tự,RI đợc

xoá bằng phần mềm

Trớc khi sử dụng cổng nối tiếp, phải khởi động thanh ghi SCON để
chọn chế độ
2.Trao đổi dữ liệu qua Port nối tiếp
Thao tác trao đổi dữ liệu qua port nối tiếp không đơn thuần chỉ là việc
ghi/đọc dữ liệu nh trao đổi dữ liệu trực tiếp qua các port(chẳng hạn P1,
P2,4...) mà nó bao gồm 3 thao tác cính nh sau:
- Khởi tạo cổng nối tiếp: Thao tác này bao gồm các việc nh sau:
+ truy xuất SCON để đặt các thông số nh chế độ hoạt động,

cho phép thu...
+Thiết lập hoặc xoá bit SMOD của thanh ghi PCON để đặt
hệ số chia của tốc độ baud

Mụn hc: Vi iu khin- Nhúm29