Khoá luận tốt nghiệp
Mai Thi Mi
===============================================================

a. Phần mở đầu
* Lí do chọn đề tài
Lịch sử nhân loại đã trải qua nhiều cuộc cách mạng khoa học kĩ thuật. Tinh
thần tìm tòi sáng tạo giúp con người ngày càng có nhiều những phát minh,
sáng kiến tìm ra những công cụ mới, con đường mới để chinh phục tự nhiên
mang lại hạnh phúc cho nhân loại.
Nền công nghiệp thế giới đã đạt được những thành tựu to lớn nhờ những
ứng dụng tiến bộ khoa học kĩ thuật và công nghệ. Trong những năm gần đây,
công nghệ vi điện tử phát triển mạnh mẽ với sự ra đời của vi mạch cỡ lớn, cực
lớn với giá thành giảm nhanh. Thiết bị hiển thị P - N ( Liquid Crystal Display)
được sử dụng rất nhiều trong các ứng dụng của vi điều khiển. P - N có rất
nhiều ưu điểm so với các dụng cụ hiển thị khác như nó có khả năng hiển thị
các kí tự đa dạng, trực quan (chữ, số) tốn ít tài nguyên, giá thành rẻ. Vì
vậy, nó rất hữu dụng cho việc hiển thị dữ liệu.
Chúng tôi chọn đề tài
Phương pháp điều biến tín hiệu trong việc đo phổ
quang dẫn của tiếp giáp p-n
* Mục tiêu và nhiệm vụ nghiên cứu
Mục tiêu
- Nắm được các bước để thực hiện một nghiên cứu khoa học.
- Hiểu và sử dụng hiển thị P - N.
- Hiểu và sử dụng họ vi điều khiển 8051.
- Tăng cường năng lực giải quyết vấn đề kĩ thuật thực tế, năng lực tự học.
- Nâng cao kĩ năng lắp ráp và đọc mạch điện.
Nhiệm vụ
- Tìm hiểu lí thuyết về hiển thị P - N.
- Tìm hiểu lí thuyết về vi điều khiển.

1


Khoá luận tốt nghiệp
Mai Thi Mi
===============================================================

- Khai thác sử dụng họ vi điều khiển 8051 và P - N.
* Đối tượng nghiên cứu
- Hiển thị P - N và vi điều khiển.
- Nghiên cứu tài liệu có liên quan.
* Phạm vi nghiên cứu
- Nghiên cứu họ vi điều khiên 8051.
- Nghiên cứu hiển thị P - N.
* Phương pháp nghiên cứu
Nghiên cứu lí thuyết kết hợp với thực nghiệm.

* ý nghĩa khoa học và thực tiễn của đề tài
Thiết bị hiển thị P - N có tính ưu việt hơn nhiều loại hiển thị khác. Nó có
thể hiển thị các kí tự sinh động, trực quan( chữ, số). Ta có thể sử dụng P - N
hiển thị giá trị nhiệt độ phòng, giá trị áp suất.

* Cấu trúc
Khoá luận gồm 3 chương:
Chương 1: Hiển thị P - N
Tìm hiểu về cấu tạo và một số hoạt động của hiển thị P - N
Chương 2: Tổng quan về vi điều khiển.
Chương 3: Thử nghiệm
Một số thử nghiệm về P - N và vi điều khiển 8051.


2


Khoá luận tốt nghiệp
Mai Thi Mi
===============================================================

b. Nội dung
Chương 1
hiển thị P - N
P - N là từ viết tắt của Liquid Crystal Display, có nghĩa là hiển thị tinh thể
lỏng. Thiết bị này được sử dụng nhiều trong các ứng dụng của vi điều khiển,
nó được sử dụng để hiển thị dữ liệu.
1. Hình dáng và kích thước
Có rất nhiều loại P - N có hình dáng và kích thước khác nhau, trên đây là
một loại P - N thông dụng.

Hình 1: Hình dáng của P - N
Khi sản xuất P - N, nhà sản xuất đã tích hợp chíp điều khiển bên trong lớp
vỏ và chỉ đưa các chân giao tiếp cần thiết. Các chân được đánh số thứ tự như
sau

1

2 3 4 5 6 7 8

9

10 11 12 13 14 15 16


3


Khoá luận tốt nghiệp
Mai Thi Mi
===============================================================

Hình 2: Sơ đồ chân của P - N
2. Chức năng các chân
Chân số

Tên

1

VSS

Chức năng
Chân nối đất cho P - N, khi thiết kế mạch ta nối
chân này với GND của mạch điều khiển.

2

VDD

Chân cấp nguồn cho P - N, khi thiết kế mạch ta
nối chân này với VCC =5V của mạch điều khiển.

3


Vee

Chân này dùng để điều chỉnh độ tương phản của P
- N.

4

RS

Chân chọn thanh ghi. Báo cho P - N biết sắp tới
là hiển thị dữ liệu hay thực thi các lệnh điều khiển(
mức 0: lệnh , mức 1: hiển thị dữ liệu.

5

R/W

Chân chọn chế độ đọc/ghi. Có tác dụng cho P N biết vi điều khiển muốn đọc hay ghi. (mức 0:P - N
hoạt động ở chế độ ghi, mức 1: P - N hoạt động ở chế
độ đọc).

6

E

Chân cho phép (enable): chân này cho biết là vi
điều khiển đang liên lạc với nó, mức tích cực là mức 1.
Chân này dùng để điều khiển trạng thái đường truyền
dữ liệu.


7-14

DB0DB7

Tám đường bus dữ liệu dùng để trao đổi thông tin
với MPU, có 2 chế độ sử dụng 8 đường bus này:
+ Chế độ 8 bit: Dữ liệu được truyền trên cả 8
đường, với bit MSB (bít có trọng số lớn) là bit DB7.
+ Chế độ 4 bit: Dữ lệu được truyền trên 4 đường từ
DB4 tới DB7, bit MSB là DB7.
Chi tiết sử dụng 2 giao thức này được đề cập ở

4


Khoá luận tốt nghiệp
Mai Thi Mi
===============================================================

phần sau.

15- 16

A- K

Là các chân Anode và Cathode của các LED
backlight.
Do bản chất cấu tạo, ta không thể nhìn thấy kí tự
trên P - N nếu không có nguồn sáng xung quanh.

Trong điều kiện ánh sáng môi trường yếu hoặc không
có, P - N muốn hiển thị thì phải tự tạo ánh sáng cho
riêng nó. Các LED backlight được thiết kế bên trong P
- N để thực hiện nhiệm vụ này. Muốn cho P - N tự phát
sáng, chỉ cần đặt điện áp phân cực thuận vào 2 chân
AK này. Có thể sử dụng transistor để điều khiển tắt
bật theo ý muốn.

Bảng 1: Chức năng các chân của P - N
Ghi chú:
ở chế độ đọc, MPU sẽ đọc thông tin từ P - N thông qua các chân DBx.
ở chế độ chi, MPU xuất thông tin điều khiển cho P - N thông qua các
chân DBx.
3. Cấu tạo của HD44780
Để hiểu rõ hơn chức năng các chân và hoạt động của chúng, Ta tìm hiểu sơ
qua chip HD44780 - một loại chip điều khiển P - N rất thông dụng ở nước ta.
Chip HD44780 gồm có các thanh ghi, cờ báo bận, bộ đếm địa chỉ AC,
vùng RAM hiển thị DDRAM, Vùng ROM chứa kí tự CGROM, vùng RAM
chứa kí tự đồ hoạ CGRAM.
3. 1. Các thanh ghi

5


Khoá luận tốt nghiệp
Mai Thi Mi
===============================================================

Chip HD44780 có 2 thanh ghi 8 bit quan trọng: Thanh ghi lệnh IR
(instructor Register) và thanh ghi dữ liệu (data Register)

- Thanh ghi IR: Để điều khiển P - N, người dùng phải ra lệnh thông qua
tám đường bus DB0-BD7. Mỗi lệnh được nhà sản xuất P - N đánh địa chỉ rõ
ràng. Người dùng chỉ việc cung cấp địa chỉ lệnh bằng cách nạp vào thanh ghi
IR một chuỗi 8 bit, chip HD44780 sẽ tra bảng mã lệnh tại địa chỉ mà IR cung
cấp và thực hiện lệnh đó.
VD: Lệnh hiển thị màn hình, có địa chỉ lệnh là 00001100 (DB7DB0)
Lệnh hiển thị màn hình và con trỏ có mã lệnh là 00001110.
- Thanh ghi DR: Thanh ghi DR dùng để chứa dữ liệu 8 bit để ghi vào vùng
RAM, DDRAM hoặc CGRAM ( ở chế độ ghi) hoặc dùng để chứa dữ liệu từ 2
vùng RAM này gởi ra cho MPU( ở chế độ đọc). Nghĩa là, khi MPU ghi thông
tin vào DR, mạch nội bên trong chíp này sẽ tự động ghi thông tin vào
DDRAM hoặc CGRAM. Hoặc khi thông tin về địa chỉ được ghi vào IR, dữ
liệu của địa chỉ này trong vùng RAM nội của HD44780 sẽ được chuyển ra DR
để truyền cho MPU.
Như vậy, bằng cách điều khiển chân RS và R/W, chúng ta có thể chuyển
qua lại giữa 2 thanh ghi này trong khi giao tiếp với MPU. Bảng sau đây tóm
tắt cách thiết lập đối với hai chân RS và R/W theo mục đích giao tiếp.
RS

R/W

Khi cần

0

0

Ghi vào thanh ghi IR để ra lệnh cho P - N

0


1

Đọc cờ bận ở DB7 và giá trị của bộ đếm địa chỉ ở DB0 - DB6.

1

0

Ghi vào thanh ghi DR

1

1

Đọc dữ liệu từ DR

Bảng 2: Chức năng chân RS và R/W theo mục đích sử dụng

6


Khoá luận tốt nghiệp
Mai Thi Mi
===============================================================

3. 2. Cờ báo bận BF (Busy Flag)
Khi thực hiện các hoạt động bên trong chip, mạch nội bên trong cần một
khoảng thời gian để hoàn tất. Khi đang thực thi các hoạt động bên trong như
vậy, P - N bỏ qua mọi giao tiếp với bên ngoài và bật cờ BF (thông qua chân

DB7 khi có thiết lập RS=0, R/W=1) lên để báo cho MPU biết nó đang bận.
Dĩ nhiên, khi xong việc, nó sẽ đặt cờ BF lại mức 0.
3. 3. Bộ đếm địa chỉ AC (Address Counter)
Trong chip HD44780, thanh ghi IR không trực tiếp kết nối với vùng RAM
(DDRAM và CGRAM) mà thông qua bộ đếm địa chỉ AC. Bộ đếm này nối với
vùng RAM theo kiểu rẽ nhánh. Khi một địa chỉ lệnh được nạp vào thanh ghi
IR, thanh ghi được nối trực tiếp cho 2 vùng RAM nhưng việc chọn lựa vùng
RAM tương tác đã được bao hàm trong mã lệnh.
Sau khi ghi vào (đọc từ) RAM, bộ đếm AC tự động tăng lên 1 đơn vị và nội
dung của AC được xuất ra cho MPU thông qua DB0-DB6 khi có thiết lập
RS=0, R/W=1.
Lưu ý: Thời gian cập nhập AC không được tính vào thời gian thực thi lệnh
mà được cập nhập sau khi cờ BF lên mức cao, cho nên khi lập trình hiển thị,
bạn phải delay một khoảng thời gian ( ngay sau khi BF=1) trước khi nạp dữ
liệu mới.
3. 4. Vùng RAM hiển thị DDRAM (Display Data RAM)
Đây là vùng RAM để hiển thị, nghĩa là ứng với một địa chỉ của RAM là
một ô kí tự trên màn hình và khi bạn ghi vào vùng RAM này một mã 8 bit, P N sẽ hiển thị tại vị trí tương ứng trên màn hình một kí tự có mã 8 bit mà bạn
đã cung cấp. Hình sau đây sẽ trình bày rõ hơn mối liên hệ này

7


Khoá luận tốt nghiệp
Mai Thi Mi
===============================================================

Display position

1

00

2
01

3
02

4
03

5
04

.

79
4E

80
4F

39
26
66

40
27
67


DDRAM address
Figure2
Display position

1
00
40

2
01
41

3
02
42

1-Line Display
4
03
43

5
04
44

.


DDRAM address
Figure4


2-Line Display

Hình 3: Mối liên hệ giữa địa chỉ của DDRAM và vị trí hiển thị của P - N

3. 5. Vùng ROM chứa kí tự CGROM (Character Generator ROM)
Vùng ROM này dùng để chứa các mẫu kí tự loại 5x8 hoặc 5x10 điểm
ảnh/kí tự, và định địa chỉ bằng 8 bit. Tuy nhiên, nó chỉ có 208 mẫu kí tự 5x8
và 32 mẫu kí tự kiểu 5x10 (tổng cộng là 240 thay vì là 28= 256 mẫu kí tự).
Người dùng không thể thay đổi vùng ROM này.
Như vậy, để ghi vào vị trí thứ x trên màn hình một kí tự y nào đó, người
dùng phải ghi vào phần DDRAM tại địa chỉ x một chuỗi mã kí tự 8 bit trên
CGROM.
VD: Để hiển thị chữ b lên P - N tại địa chỉ hiện thời ta ra một lệnh xuất
dữ liệu (hàm data) với mã lệnh là 01100010 (đây là vị trí chữ b trong bảng
mã kí tự P - N). Và do trùng với bảng mã ASCII, nên thay vì viết #01100010B
ta có thể viết #b trong ASM

8


Khoá luận tốt nghiệp
Mai Thi Mi
===============================================================

Hình 4: Bảng mã kí tự
3. 6. Vùng RAM chứa kí tự đồ hoạ CGRAM (Charater Generator RAM)
Như trên bảng mã kí tự, nhà sản xuất dành một vùng có địa chỉ byte cao là
0000 để người dùng có thể tạo các mẫu kí tự đồ hoạ riêng. Tuy nhiên dung
lượng của vùng này rất hạn chế: Ta chỉ có thể tạo 8 kí tự loại 5x8 điểm ảnh

hoặc 4 kí tự loại 5x10 điểm ảnh.
Để ghi vào CGRAM, hãy xem hình 7

Hình 5: Mối liên hệ giữa địa chỉ của CGRAM, dữ liệu của CGRAM,
và mã kí tự

9


Khoá luận tốt nghiệp
Mai Thi Mi
===============================================================

4. Tập lệnh của P - N
Trước khi tìm hiểu tập lệnh của P - N, sau đây là một vài chú ý khi giao
tiếp với P - N.
- Khi lập trình điều khiển P - N, ta chỉ có thể tác động trực tiếp vào hai
thanh ghi DR và IR thông qua các chân DBx, và ta phải thiết lập chân RS,
R/W phù hợp để chuyển giữa hai thanh ghi này.
- Với mỗi lệnh, P - N cần một khoảng thời gian để hoàn tất, thời gian này
có thể khá lâu đối với tốc độ của MPU, nên ta cần kiểm tra cờ BF hoặc đợi
(delay) cho P - N thực thi xong lệnh hiện hành mới có thể ra lệnh tiếp theo.
- Địa chỉ RAM (AC) sẽ tự động tăng (giảm) 1 đơn vị, mỗi khi có lệnh ghi
vào RAM. (Điều này giúp cho chương trình gọn hơn).
- Các lệnh của P - N có thể chia thành 4 nhóm như sau:
+ Các lệnh về kiểu hiển thị. VD : Kiểu hiển thị (1 hàng/2 hàng)
+ Chỉ định địa chỉ RAM nội.
+ Nhóm lệnh truyền dữ liệu trong RAM nội.
+ Các lệnh còn lại.
Tên lệnh


Hoạt động

Texe(max)

Mã lệnh
DBx = DB7 DB6 DB5 DB4 DB3 DB2 DB1 DB0
DBx = 0
Clear
Display

0

0

0

0

0

0

1

Lệnh Clear Display (xoá hiển thị) sẽ ghi một
khoảng trống - blank (mã hiển thị kí tự 20H) vào tất
cả các ô nhớ trong DDRAM, sau đó trả bộ đếm địa
chỉ AC = 0 , trả lại hiển thị gốc nếu nó bị thay đổi.
Nghĩa là: Tắt hiển thị, con trỏ rời về góc trái (hàng

đầu tiên), chế độ tăng AC.
Mã lệnh

10


Khoá luận tốt nghiệp
Mai Thi Mi
===============================================================

DBx = DB7 DB6 DB5 DB4 DB3 DB2 DB1 DB0
Return

DBx = 0

0

0

0

0

0

1

*

Home


Lệnh Return home trả bộ đếm địa chỉ AC về 0,

1.52 ms

trả lại hiển thị gốc nếu nó bị thay đổi. Nội dung của
DDRAM không thay đổi.
Mã lệnh
DBx = DB7 DB6 DB5 DB4 DB3 DB2 DB1 DB0
DBx = 0

0

0

0

0

1

[I/D] [S]

I/D: Tăng (I/D = 1) hoặc giảm (I/D = 0) bộ đếm
hiển thị AC một đơn vị mỗi khi có hành động ghi
Entry

hoặc đọc vùng DDRAM. Vị trí con trỏ cũng di

mode set


chuyển theo sự tăng giảm này.

37 uS

S: Khi S =1 toàn bộ nội dung hiển thị bị dịch sang
phải (I/D = 0) hoặc sang trái (I/D = 1) mỗi khi có
hành động ghi vùng DDRAM. Khi S = 0: không
dịch nội dung hiển thị. Nội dung hiển thị không
dịch khi đọc DDRAM hoặc đọc/ghi vùng CGRAM.

Mã lệnh
DBx = DB7 DB6 DB5 DB4 DB3 DB2 DB1 DB0
DBx = 0

0

0

0

1

[D] [C] [B]

D: Hiển thị màn hình khi D = 1 và ngược lại. khi tắt

11



Khoá luận tốt nghiệp
Mai Thi Mi
===============================================================

Display

hiển thị nội dung DDRAM không thay đổi.

on/off

C: Hiển thị con trỏ khi C = 1 và ngược lại.

control

B: Nhấp nháy kí tự tại vị trí con trỏ khi B = 1 và

37 uS

ngược lại. Chu kì nhấp nháy khoảng 409,6 ms khi
mạch dao động nội P - N là 250 kHz.
Mã lệnh
DBx = DB7 DB6 DB5 DB4 DB3 DB2 DB1 DB0
DBx = 0

0

0

1 [S/C] [R/L] *


*

Cursor or Lệnh Cursor or display shift dịch chuyển con trỏ
display

hay dữ liệu hiển thị sang trái mà không cần hành

shift

động ghi/đọc dữ liệu. Khi hiển thị kiểu 2 dòng, con
trỏ sẽ nhảy xuống dòng dưới khi dịch qua vị trí thứ
40 của hàng đầu tiên. Dữ liệu hàng đầu và hàng 2
cùng dịch một lúc. Chi tiết sử dụng xem bảng bên
dưới.
S/C

R/L

0

0

Hoạt động
Dịch vị trí con trỏ sang trái
(Nghĩa là giảm AC một đơn vị)

0

1


Dịch vị trí con trỏ sang phải
(Tăng Ac lên một đơn vị).

1

0

Dịch toàn bộ nội dung hiển thị
sang trái, con trỏ cũng dịch theo.

1

1

Dịch toàn bộ nội dung hiển thị
sang phải, con trỏ cũng dịch theo.

Mã lệnh
DBx = DB7 DB6 DB5 DB4 DB3 DB2 DB1 DB0

12

37 uS


Khoá luận tốt nghiệp
Mai Thi Mi
===============================================================

DBx =


0

0

1 [DL] [N] [F] *

*

DL: Khi DL = 1, P - N giao tiếp với MPU bằng giao
thức 8 bit (từ bit DB7 đến DB0). Ngược lại, giao
thức giao tiếp là 4 bit (từ DB7 đến DB4). Khi được
chọn giao thức 4 bit, dữ liệu được truyền/nhận 2 lần
liên tiếp. Với 4 bit cao gởi/ nhận trước, 4 bit thấp
gởi/nhận sau.
Function

N: Thiết lập số hàng hiển thị. Khi N = 0:hiển thị 1

set

hàng, N = 1:hiển thị 2 hàng.

37 uS

F: Thiết lập kiểu kí tự. Khi F = 0: kiểu kí tự 5x8
điểm ảnh, F = 1: kiểu kí tự 5x10 điểm ảnh.
* Chú ý
- Khi thực hiện thay đổi Function set ở đầu
chương trình. Và sau khi thực thi được 1 lần, lệnh

thay đổi Function set không được chấp nhận nữa
ngoại trừ thiết lập chuyển đổi giao thức giao tiếp.
- Không thể hiển thị kiểu kí tự 5x10 điểm ảnh ở
kiểu hiển thị 2 hàng
Mã lệnh
Set

DBx = DB7 DB6 DB5 DB4 DB3 DB2 DB1 DB0

CGRAM

DBx = 0

Address

1

[ACG] [ACG] [ACG] [ACG] [ACG] [ACG]

Lệnh này ghi vào AC địa chỉ của CGRAM. Kí
hiệu [ACG] chỉ một bit của chuỗi dữ liệu 6 bit,
Ngay sau lệnh này là lệnh đọc/ghi dữ liệu từ
CGRAM tại địa chỉ đã được chỉ định.
Mã lệnh
DBx= DB7 DB6 DB5 DB4 DB3 DB2 DB1 DB0

13

37 uS



Khoá luận tốt nghiệp
Mai Thi Mi
===============================================================

Set

DBx= 1

[AD] [AD] [AD] [AD] [AD] [AD][AD]

DDRAM

Lệnh này ghi vào AC địa chỉ của DDRAM, dùng

Address

khi cần thiết lập toạ độ hiển thị mong muốn. Ngay

37 uS

sau lệnh này là lệnh đọc/ghi dữ liệu từ DDRAM tại
địa chỉ đã được chỉ định.
Khi ở chế độ hiển thị 1 hàng: địa chỉ có thể từ 00H
đến 4FH. Khi ở chế độ hiển thị 2 hàng, địa chỉ từ
00H đến 27H cho hàng thứ nhất, và từ 40H đến 67H
cho hàng thứ 2.
Mã lệnh
DBx = DB7 DB6 DB5 DB4 DB3 DB2 DB1 DB0
DBx = [BF] [AC] [AC] [AC] [AC] [AC] [AC] [AC]

(RS = 0, R/W = 1)
Read BF

Như đã đề cập, khi cờ BF bật, P - N đang làm việc

and

và lệnh tiếp theo (nếu có) sẽ bị bỏ qua nếu cờ BF

address

chưa về mức thấp. Cho nên, khi lập trình điều khiển,
bạn phải kiểm tra cờ bận trước khi ghi dữ liệu vào P
- N.
Khi đọc cờ BF, giá trị của AC cũng được xuất ra
từ các bit [AC]. Nó là địa chỉ của CGRAM hay
DDRAM là tuỳ thuộc vào lệnh trước đó.

Write

Mã lệnh

data to

DBx = DB7 DB6 DB5 DB4 DB3 DB2 DB1 DB0

CG or

DBx =


DDRAM

[Write data]

(RS = 1, R/W = 0)
Khi thiết lập RS = 1, R/W = 0, dữ liệu cần ghi
được đưa vào các chân DBx từ mạch ngoài sẽ được
P - N chuyển vào trong P - N tại địa chỉ được xác

14

37uS
tADD
4 uS


Khoá luận tốt nghiệp
Mai Thi Mi
===============================================================

định từ lệnh ghi địa chỉ trước đó (lệnh ghi địa chỉ
cũng xác định luôn vùng RAM cần ghi)
Sau khi ghi, bộ đếm địa chỉ AC tự động
tăng/giảm 1 tuỳ theo thiết lập Entry mode. Lưu ý là
thời gian cập nhật AC không tính vào thời gian thực
thi lệnh.
Read

Mã lệnh


data from

DBx = DB7 DB6 DB5 DB4 DB3 DB2 DB1 DB0

CG or

DBx =

DDRAM

[Read data]

Khi thiết lập RS = 1, R/W = 1, dữ liệu từ

37 uS

CG/DDRAM được chuyển ra MPU thông qua các

tADD

chân DBx (địa chỉ và vùng RAM đã được xác định

4 uS

bằng lệnh ghi địa chỉ trước đó).
Sau khi đọc, AC tự động tăng/giảm 1 tuỳ theo
thiết Entry mode, tuy nhiên nội dung hiển thị không
bị dịch bất chấp chế độ Entry mode.
Bảng 3:Tập lệnh của P - N


5. Giao tiếp giữa P - N và MPU
5. 1. Đặc tính điện của các chân giao tiếp
P - N sẽ bị hỏng nghiêm trọng, hoặc hoạt động sai lệch nếu bạn vi phạm
khoảng đặc tính điện sau đây
Chân cấp nguồn (Vcc- GND)

Min: - 0.3V, Max: + 7V

Các chân ngõ vào (DBx, E,)

Min: - 0.3V, Max: (Vcc+0.3V)

Nhiệt độ hoạt động

Min: - 30oC, Max: + 75oC

Nhiệt độ bảo quản

Min: - 55oC, Max: + 125oC

Bảng 4: Miền làm việc

15


Khoá luận tốt nghiệp
Mai Thi Mi
===============================================================

Đặc tính làm việc điển hình: (Đo trong điều kiện hoạt độngVcc=4.5V đến

5.5V, T= -30oC đến +75oC)

Chân cấp nguồn Vcc- GND

2.7V đến 5.5V

Điện áp vào mức cao VIH

2.2V đến Vcc

Điện áp vào mức thấp VIL

- 0.3V đến 0.6V

Điện áp ra mức cao( DB0-DB7)

Min 2,4 V (khi IOH=-0.205 mA)

Điện áp ra mức thấp( DB0-DB7)

Max 0.4V (khi IOL=1.2 mA)

Dòng điện ngõ vào ILI

- 1uA đến 1uA (khi VIN=0 đến Vcc)

Dòng điện cấp nguồn ICC

350uA (typ) đến 600uA


Tần số dao động nội fOSC

190kHz đến 350kHz (điển hình là
270kHz)

Bảng 5: Miền làm việc bình thường
5. 2. Sơ đồ nối mạch điển hình
- Sơ đồ mạch kết nối giữa môđun P - N và VĐK AT89C52 (8 bit).
- Sơ đồ kết nối giữa môđun P - N và VĐK (4 bit)
5. 3. Bus Timing

16


Khoá luận tốt nghiệp
Mai Thi Mi
===============================================================

Hình 6: Giao thức ghi một lệnh vào P - N
+ Đầu tiên là đường RS, ta thấy nó vẽ 2 đường: trên (mức logic 1) và dưới
(mức logic 0), tức là chúng ta đều có thể cấp cho chân này mức 0 hay mức 1
đều được. Mức 0 thì P - N hiểu dữ liệu ở chân DBx là dữ liệu hiển thị, còn ở
mức 1 P - N hiểu dữ liệu ở chân DBx là lệnh.
+ Chân R/W phải được cấp ở mức logic 0.
+ Chân E: Dữ liu sẽ được nạp vào P - N ở thời điểm chân E từ cao xuống
thấp. Nhưng dữ liệu cần đặt ở DBx trước thời điểm đó một khoảng tDSW=80 nS
và giữ ở tH =10nS .

17



Khoá luận tốt nghiệp
Mai Thi Mi
===============================================================

Hình 7: Đọc dữ liệu
+ Thứ nhất, Chân R/W phải ở mức cao (mức logic 1).
+ Thứ hai, chân E tích cực bằng cạnh lên chứ không phải cạch xuống. Sau
tDDR = 160mS khi có tín hiệu mức thấp lên mức cao ở chân E, dữ liệu được P N xuất qua chân DBx, dữ liệu này được giữ tới khi nào chân E xuống thấp trở
lại .
+ Thời gian giữa hai lần có cạnh lên ở chân E tối thiểu là 0.5 uS.
+ Thời gian giữa mức cao ở chân E tối thiểu là 230 nS.
6. Khởi tạo P - N
Khởi tạo cho P - N là hành động thiết lập các thông số làm việc ban đầu
cho nó. Khởi tạo được thực hiện một lần vào đầu chương trình và bao gồm:

18


Khoá luận tốt nghiệp
Mai Thi Mi
===============================================================

+ Thiết lập chế độ giao tiếp (function set).
+ Thiết lập chế độ nhập (Entry mode set): Các thiết lập về kí tự .
+ Thiết lập chế độ hiển thị (Display control): Kiểu con trỏ, kiểu kí tự.
+ Xoá màn hình.
6. 1. Mạch khởi tạo bên trong P - N
Mỗi khi được cấp nguồn mạch khởi tạo bên trong P - N sẽ tự động khởi tạo
cho nó. Và trong thời gian khởi tạo này cờ BF bật lên 1, đến khi hoàn tất cờ

BF còn giữ trong khoảng 10 mS sau khi Vcc đạt đến 4.5V. Mạch khởi tạo nội
sẽ thiết lập các thông số làm việc của P - N như sau
+ Display clear: Xoá toàn bộ nội dung hiển thị trước đó.
+ Function set: DL = 1: 8 bit; N = 0: 1 hàng; F = 0: 5x8.
+ Display on/of control: D = 0: Display; C = 0: Cursor of; B = 0: Blinking
off.
+ Entry mode set: I/D = 1: Tăng; S = 0: Không dịch.
Như vậy, sau khi mở nguồn, bạn sẽ thấy màn hình P - N giống như chưa
mở nguồn do toàn bộ hiển thị tắt. Do đó, ta phải khởi tạo P - N bằng lệnh.
6. 2. Khởi tạo bằng lệnh (chuỗi lệnh)
Lưu ý, chế độ giao tiếp mặc định của P - N là 8 bit (tự khởi tạo). Khi kết
nối mạch theo giao thức 4 bit, 4 bit từ thấp DB0-DB3 không được kết nối với P
- N, nên lệnh khởi tạo ban đầu (lệnh chọn giao thức giao tiếp) cần lập lại để
tránh nhầm lẫn. Vì nếu giao thức 4 bit, mỗi chu kì 2 lần truy nhập 4 bit, nên
cuối cùng ta thấy ở function set lúc khởi tạo được viết 4 lần.
Việc khởi tạo bằng lệnh phải tuân theo lưu đồ sau của nhà sản xuất

19


Kho¸ luËn tèt nghiÖp
Mai Thi Mi
===============================================================

B¾t ®Çu
TrÔ 15 mS
RS R/W DB7 DB6 DB5 DB4 DB3 DB2 DB1 DB0

0 0


0

0

1

1 *

* *

*

TrÔ 4.1 mS
RS R/W DB7 DB6 DB5 DB4 DB3 DB2 DB1 DB0

0 0

0

0

1

1 *

* *

*

TrÔ 100 uS

RS R/W DB7 DB6 DB5 DB4 DB3 DB2 DB1 DB0

0 0

0

0

1

1 *

* *

*

RS R/W DB7 DB6 DB5 DB4 DB3 DB2 DB1 DB0

0

0

0

0

1

1 N F


* *

0 0

0

0

0 0

1 0

0 0

0 0

0

0

020 0

0 0

0 1

0 0

0


0

0 0

0 1

I/D S


Kho¸ luËn tèt nghiÖp
Mai Thi Mi
===============================================================

B¾t ®Çu
TrÔ 15 mS
RS R/W DB7 DB6 DB5 DB4

0 0

0

0

1

1

TrÔ 4.1 mS
RS R/W DB7 DB6 DB5 DB4


0 0

0

0

1

1

TrÔ 100 uS
RS R/W DB7 DB6 DB5 DB4

0 0

RS

0
0
0
0
0
0
0
0
0

0

0


1

1

R/W DB7 DB6 DB5 DB4

0
0
0
0
0
0
0
0
0

0 0
0 0
N F
0 0
1 21 0
0
0
0
0
0
0
0 1


1
1
*
0
0
0
0
0
I/D

0
0
*
0
0
0
1
0
S


Kho¸ luËn tèt nghiÖp
Mai Thi Mi
===============================================================

22


Khoá luận tốt nghiệp
Mai Thi Mi

===============================================================

Chương 2
Tổng quan về họ vi điều khiển
1. Tổng quan về họ vi điều khiển 8051
Chíp 8051 có các đặc trưng được tóm tắt như sau
- 4KB ROM
- 128 byte RAM
- 4 port xuất nhập 8 bit
- 2 bộ định thời 16 bit
- Mạch giao tiếp nối tiếp.
- Không gian nhớ chương trình ngoài 64K.
- Không gian nhớ dữ liệu ngoài 64K.
- Bộ xử lý bít (thao tác trên bit riêng rẽ)
- 210 vị trí nhớ được định địa chỉ, mỗi vị trí 1 bit.
2. Sơ đồ khối
INT1 INT2

Điều khiển
ngắt

Các
thanh ghi

RAM

ROM

Bộ định
thời


CPU

Dao động

Bus điều khiển

Cổng vào/ ra

Cổng nối tiếp

P0 P1 P2 P3

EA RST

RXD

PSEN ALE

Hình 10:Sơ đồ khối họ 8051

23

TXD


Khoá luận tốt nghiệp
Mai Thi Mi
===============================================================


3. Sơ đồ các chân

.
Hình 11: Sơ đồ chân của họ 8051
3. 1. Chân VCC: Chân số 40 là chân VCC cấp điện nguồn cho vi điều khiển.
Nguồn điện cấp là +5V 0.5.
3. 2. Chân GND: Chân số 20 nối GND (hay nối mass).
Khi thiết kế cần sử dụng một mạch ổn áp để bảo vệ cho vi điều khiển,
cách đơn giản là sử dụng IC ổn áp 7805.
3.3. Các chân (PINOUT)
Các chân được mô tả tóm tắt chức năng như sau
Chip 8051 có 40 chân, 32 trong 40 chân này làm nhiệm vụ xuất/nhập,
tuy nhiên 24 trong 32 đường này có 2 mục đích. Mỗi một đường có thể hoạt
động xuất/nhập hoặc hoạt động như một đường điều khiển hoặc hoạt động như
một đường địa chỉ/dữ liệu của bus địa chỉ/dữ liệu đa hợp.

24


Khoá luận tốt nghiệp
Mai Thi Mi
===============================================================

32 chân đó được chia làm 4 port 8 bit. Với các thiết kế yêu cầu một
mức tối thiểu bộ nhớ ngoài hoặc các thành phần bên ngoài khác, ta có thể sử
dụng các port này làm nhiệm vụ xuất/nhập dữ liệu. 8 đường cho mỗi port có
thể được xử lý như một đơn vị giao tiếp với các thiết bị song song như máy in,
bộ biến đổi D_A. vv, hoặc mỗi đường có thể hoạt động độc lập giao tiếp với
một thiết bị đơn bit như chuyển mạch, LED, cuộn dây, động cơ
3.3.1. Port 0

Port 0 (từ chân 32 đến chân 39 trên 8051) có 2 công dụng. Các chân của
port 0 được ký hiệu P0.0, P0.1, P0.7. Trong các thiết kế có tối thiểu thành
phần, port 0 được sử dụng làm nhiệm vụ xuất/nhập. Trong các thiết kế lớn hơn
có bộ nhớ ngoài, port 0 trở thành bus địa chỉ và bus dữ liệu đa hợp.
3. 3. 2. Port 1
Port 1 có một công dụng là xuất/nhập (các chân từ 1 đến 8 của chíp
8051). Các chân của port 1 được ký hiệu là P1.0, P1.1, P1.7 và được dùng
để giao tiếp với thiết bị bên ngoài khi có yêu cầu chúng chỉ sử dụng để giao
tiếp với các thiết bị ngoại vi.
3. 3. 3. Port 2
Port 2 (các chân từ 21 đến 28 trên 8051) có 2 công dụng, hoặc làm
nhiệm vụ xuất/nhập hoặc là byte địa chỉ cao của bus địa chỉ 16 bit cho các
thiết kế có bộ nhớ chương trình ngoài hoặc các thiết kế có nhiều hơn 256 byte
bộ nhớ dữ liệu ngoài.
3. 3. 4. Port 3
Port 3 (các chân từ 10 đên 17 của chíp 8051) có hai công dụng. Khi
không hoạt động xuất/nhập, các chân của port 3 có nhiều chức năng riêng
(mỗi chân có chức năng riêng liên quan đến các đặc trưng cụ thể của 8051).

25