
ộ

ả

ố

ề

ệ

ử

ề


Ước lượng và bù jitter trong hê thống thông tin số ứng dụng công nghệ SDR
Estimation and mitigation jitter in digital communication system based on
SDR technology
Nguyễn Anh Quang, Hán Trọng Thanh và Vũ Văn Yêm
Viện Điện tử Viễn thông, Trường Đại học Bách khoa Hà Nội
e-Mail:

Tóm tắt
Một trong những xu thế thiết kế chính trong các hệ
thống thông tin hiện đại là nâng cao tính linh động và
khả năng tái cấu hình trên cơ sở tối thiểu hóa năng
lượng tiêu thụ, kích thước và chi phí.Công nghệ vô
tuyến định nghĩa bằng phần mềm SDR ra đời cung cấp
một giải pháp cho nhu cầu giải quyết bài toán trên. Một
chức năng quan trọng trong máy thu sử dụng công nghệ

SDR là quá trình thực hiện lấy mẫu tín hiệu ở tốc độ
cao trong bộ chuyển đổi tương tự số ADC. Tín hiệu
được lấy mẫu ở tần số cao là tín hiệu có nhiễu lớn ở các
tần số lân cận nên đòi hỏi khắt khe hơn về việc định
thời và cũng như xử lý mẫu tín hiệu. Lấy mẫu ở tần số
cao thường dẫn đến sự sai lệch tín hiệu định thời trong
xử lý tín hiệu, sự sai lệch này được gọi là jitter (rung
pha). Jitter là vấn đề có thể gấy sai số lớn cho hệ thống
khi lấy mẫu tín hiệu tần số cao. Bài báo này nghiên cứu
và đề xuất một phương pháp ước lượng và bù jitter
trong máy thu lấy mẫu trực tiếp tần số cao. Phương
pháp này thực hiện thêm vào tín hiệu trước lấy mẫu một
tín hiệu tham chiếu để ước lượng và từ đó khử
jitter.Phương pháp này được thực hiện trong hai mô
hình mô phỏng cho hệ thống SDR trên kênh SISO và
kênh MIMO. Qua hai mô phỏng ta thấy được hiệu quả
của phương pháp ước lượng và khử jitter trên.
Abstract:
One of the most design criteria in modern
communication systems is improving the flexibility and
re-configurability based on minimizing power
comsumption, size and costs. The Software Defined
Radio (SDR) technology is a solution for that problem.
An important function of the receiver using SDR is
high rate sampling in an analog to digital converver
(ADC). The sampling signals at high frequency with
powerful interference of nearby frequencies, need high
requirement for timing accuracy of the sampling
process. In tranditional communication, high frequency
sampling cause the signal distortion is called jitter. The

sampling jitter is mainly problematic in SDR system
which high frequency signals are sampled. This paper
proposes a solution of estimation and mitigation in
direct RF sub-sampling (DRFS). This solution injects a
reference signal in receive signal form RF Front-End
before ADC to estimate and then mitigation jitter.This
method is implemented in two modeling simulation of
SDR systems: SISO and MIMO. The results show the
efficient of method in decrease the influence of jitter in
SDR systems.
1. Phần mở đầu
Trong các máy thu truyền thống, quá trình hạ tần và lọc
tín hiệu tương tự nhằm đưa phổ của tín hiệu tin tức
xuống vùng tần số thấp hơn và giảm nhiễu từ các kênh
lân cận lên tín hiệu kênh chính. Điều này giúp cho yêu
cầu về độ chính xác của các mạch lấy mẫu giảm xuống
do ảnh hưởng của jitter (rung pha) lên tín hiệu ở tần số
thấp là nhỏ. Tuy nhiên, với các hệ thống thông tin hiên
đại, hướng tới các hệ thống với máy thu trở nên linh
hoạt hơn và có khả năng tái cầu hình nhanh chóng,
thích ứng với nhiều loại tín hiệu, phương thức điều chế
khác nhau thì miền xử lý số ngày càng được mở rộng,
tiến gần hơn về phía anten, thực hiện các chức thay các
mạch điên tương tự như lọc, hạ tần hay giải điều chế.
SDR là được coi là một kiến trúc mở dựa trên một nền
tảng phần cứng chung được sử dụng để cung cấp, hỗ trợ
nhiều chuẩn truyền thông khác nhau. Hình 1 thể hiện
kiến trúc máy thu SDR lý tưởng với thành phần xử lý
tín hiệu tương tự được tối thiểu hóa chỉ bao gồm anten
thu, khối lọc thông dải cao tần (RF BPF), khối khuếch

đại tạp âm thấp (LNA). Tín hiệu tương tự sau đó được
số hóa ở tần số cao.Mục tiêu của thiết kế SDR là đặt
khối ADC càng gần anten càng tốt.Tuy nhiên, điều đó
cũng yêu cầu tần số lấy mẫu rất cao (vài GHz), vượt
quá khả năng xử lý của các hệ thống xử lý số (DSP)
hiện nay.Trên thực tế, người ta số hóa tín hiệu ở trung
tần (IF).Điều này có thể thực hiện được bởi khối ADC
đồng thời thỏa mãn khả năng xử lý của DSP.

H.1 Máy thu sử dụng công nghệ SDR lý tưởng[3]
Mặc dù vậy, việc lấy mẫu tín hiệu tần số cao cũng
mang tới nhiều thách thức cho bản thân khối ADC cũng
như các khối xử lý tín hiệu phía sau. Jitter là một trong
những thách thức như vậy. Jitter gây ra bởi bộ ADC khi
thực hiện lấy mẫu tín hiệu tương tự với các khoảng thời
gian không đồng đều giữa các mẫu khiến tạp âm của tín
hiệu tăng dẫn đến làm giảm tỷ số tín hiệu trên tạp âm
(SNR). Hình 2 thể hiện sự sai lệch về thời gian lấy mẫu,
dẫn đến sự sai lệch trong độ chính xác của tín hiệu.

ộ

ả

ố

ề

ệ


ử

ề



H.2 Nguyên nhân gây ra jitter
Trên thực tế, có một vài phương pháp được nghiên cứu
lý thuyết khác nhau nhằm làm giảm ảnh hưởng của
jitter trong bộ ADC tần số cao.Một trong số đó là thực
hiện chèn nhiều bộ ADC, các bộ ADC hoạt động ở tần
số lấy mẫu giảm dần. Các xung đồng hồ trên các bộ
ADC sẽ tạo ra jitter giảm dần từ đó giảm ảnh hưởng của
jitter trên toàn hệ thống. Tuy nhiên, phương pháp này
gặp phải một vấn đề khác là lệch thời gian trễ đồng bộ,
lệch thành phần 1 chiều (DC offset) giữa các bộ ADC
với nhau. Một phương pháp khác là sử dụng biến đổi
tín hiệu sang miền wavelet để ước lượng và bù jitter.
Phương pháp này tuy có hiệu quả nhưng đòi hỏi khả
năng tính toán rất cao của các hệ thống xử lý số dẫn đến
khó thực thi trên thực tế, đặc biệt khi tốc độ lấy mẫu
càng cao. Trong phần nội dung chính, bài báo phân tích
ảnh hưởng của jitter trong lấy mẫu tín hiệu, trình bày
một phương pháp ước lượng và khử jitter và cuối cùng
thực hiện mô phỏng bằng Matlab hệ thống SDR thực
hiện lấy mẫu tín hiệu thông dải, ước lượng và khử jitter
trên hai mô hình kênh SISO và MIMO.

2. Nội dung chính
2.1 Ảnh hưởng của jitter

Phần này trình bày về ảnh hưởng của jitter đến chất
lượng của tín hiệu thu. Gọi s(t) là tín hiệu cần lấy mẫu.
Trong trường hợp lí tưởng, tín hiệu này được lấy mẫu
với tần số 

ta có: !
"#$%&
' !()

*
Tùy thuộc vào thời điểm đồng hồ lấy mẫu bị sai lệch,
xảy ra sai lệch trong tín hiệu hiệu cần lấy mẫu như trên
Hình 2. Tín hiệu này bị sai lệch và phân tích theo khai
triển Taylor thành:
!
(
)
*
' !+)

, -
(
)

*
. / !
(
)

*

, -
(
)

*
0
1
12
!
(
2
*
(*
Tín hiệu thực tế này bao gồm tín hiệu được lấy mẫu
đúng
( )
s n
và thành phần lỗi.Với yêu cầu sai số hiệu
dụng của jitter lên tín hiệu s(t) nhỏ hơn sai số lượng tử
hóa, và với giả sử s(t) là tín hiệu điều hòa có tần số lớn
nhất là 3
4%5
, ta có quan hệ giữa sai số năng lượng hiệu
dụng của jitter và số mẫu của bộ ADC:
-
64
7(83
4%5

9

*
với n là số bit lượng tử.
Tỷ số tín hiệu trên tập âm sau bộ ADC sẽ là:
:;< '
=

;

, >
?
, -
64
(*
Trong đó =

là năng lượng tín hiệu, ;

là tạp âm tin hiệu
trước khi vào bộ ADC, >
?
là sai số lượng tử hóa hiệu
dụng. Từ (2), ta thấy jitter càng lớn thì SNR càng giảm.

2.2 Ước lượng jitter từ tín hiệu tham chiếu
Phần này giới thiệu nguyên lý việc ước lượng ảnh
hưởng của jitter từ các tín hiệu tham chiếu được lấy
mẫu. Sau đó phân tích mô hình tín hiệu thông dải được
sử dụng trong việc ước lượng jitter.

2.2.1 Nguyên lý ước lượng Jitter

Trước tiên, tín hiệu tương tự r(t) nhận được khối RF
Front- End được chèn thêm 1 tín hiệu tham chiếu lên
trên nó. Ở đây giả sử ta chọn tín hiệu điều hòa
@
6$A
BC!+83
6$A
2.0Vậy tín hiệu tổng hợp đi vào bộ lấy
mẫu là: D
(
2
*
' E
(
2
*
, @
6$A
BC!+83
6$A
2.(F*
với việc có thêm jitter tín hiệu ra của bộ lấy mẫu là:
D
(
)
*
' E
(
)


, -
9
*
, @
6$A
BC!G83
6$A
(
)

, -
9
*
H
' E
(
)

, -
9
*
,
@
6$A

+I
JKLA
MNO
(
9P

Q
RS
T
*
, I
UJKLA
MNO
(
9P
Q
RS
T
*
*
(V*
Trong đó: 

là chu kì lấy mẫu và -
9
là jitter của thành
phần thứ n. Bây giờ chúng ta thực hiện việc loại bỏ
thành phần tần số 3
6$A
ra khỏi băng tần của tín hiệu x(t),
việc này được thực hiện bằng cách nhân tín hiệu với bộ
trộn số phức, và đưa qua bộ lọc thông thấp LPF, ta có
tín hiệu thu được:
W
9
' X=Y(D

9
0 I
UJKLA
MNO
9P
Q
* /
Z
K
I
JKLA
MNO
S
T
(5)
Tín hiệu y
n
thể hiện tín hiệu tham chiếu được lấy mẫu,
ở đây jitter được mô hình như là nhiễu pha. Với biểu
thức trên chỉ thể hiện được gần đúng sự ảnh hưởng của
jitter bởi vì như ta đã biết thì tín hiệu nhiễu gây nên
jitter trải xung quanh tần số gốc của tín hiệu. Tuy nhiên
với đồng hồ lấy mẫu thực tế thì hi vọng rằng có sự liên
quan giữa các giá trị jitter lên tiếp, điều này dẫn đến
việc hầu hết năng lượng của tín hiệu sẽ tập trung vào
thành phần tần số gốc. Dựa vào việc ướclượng được giá
trị sampling - jitter ta nhận được:
-
9
[

' \E]
^
W
9
_
(83
6$A
* (6)
Như đã được xem xét như ở trên thì có một vài hạn chế
trong việc ước lượng tín hiệu jitter. Tần số tham chiếu
f
ref
cần phải được lựa chọn sao cho đủ để loại bỏ (lọc)
được tín hiệu này từ tín hiệu thu r(t). Trong thực tế sự
phân tách này phụ thuộc vào các yếu tố sau:
• Sự khác biệt của tần số tham chiếu với dải tần
của tín hiệu r(t).
• Độ lớn jitter.
• Tỉ số công suất giữa tín hiệu r(t) với tín hiệu
âm thanh tham chiếu.
Trong việc lựa chọn tần số tín hiệu tham chiếu chúng ta
cần chú ý rằng ảnh hưởng của jitter sẽ càng lớn khi tần
số của tín hiệu càng cao, và do đó càng sử dụng tần số
tham chiếu lớn chúng ta càng dễ dàng đo được đặc tính
về pha của tín hiệu tham chiếu tách ra. Không những
tần số của tín hiệu tham chiếu mà biên độ của nó cũng
ảnh hưởng quan trọng. Thứ nhất thì với dải động của tín
hiệu càng lớn thì cần càng nhiều bit để mã hóa tín hiệu

ộ


ả

ố

ề

ệ

ử

ề


trong miền số nhưng sẽ dễ dàng hơn để có thể ước
lượng được jitter khi tín hiệu tham chiếu càng mạnh (so
với r(t)). Do đó ta cần phải có sự thỏa hiệp thích đáng
về độ lớn công suất của tín hiệu tham chiếu trong thực
tế.

2.2.2 Mô hình ước lượng jitter tín hiệu thông dải
Chúng ta sẽ xem xét mô hình toán của việc lấy mẫu tín
hiệu thông dải ứng dụng để ước lượng jitter cho máy
thu DRFS. Tuy nhiên, việc lấy mẫu tín hiệu ở băng
thông dải sẽ xuất hiện hiện tượng chồng phổ (aliasing)
do đó có những thay đổi cần được xem xét. Một tín
hiệu thông dải tùy ý được biểu diễn trong miền thời
gian như sau:
E
(

2
*
' D
`
(
2
*
BC!
(
83
a
2
*
, D
b
(
2
*
!c)
(
83
a
2
*
(7)
Với
I
x
và
Q

x
là tín hiệu trên 2 thành tương ứng nhánh I
và Q của tín hiệu nhận được. Khi kể đến ảnh hưởng của
jitter, tín hiệu được biểu diễn như sau:
E+2 , -
(
2
*
. ' D
`
+2 , -
(
2
*
. BC!
^
83
a
d
2 , -
(
2
*
e_

fD
b
(
2 , -(2*
*

!c)^83
a
d2 , -(2*e_ (g*
Trong đó -
(
2
*
biểu diễn sự lệch thời điểm lấy mẫu của
tín hiệu. Ở đây, giả sử rằng tần số trung tâm fc của tín
hiệu tới r(t) là lớn so với băng thông của tín hiệu, khi đó
phân bố jitter trên hai nhánh I và Q nhỏ hơn nhiều so
với jitter tại tần số song mang cao tần. Ta cũng giả sử
rằng giá trị jitter-
(
2
*
là nhỏ so với thời gian lấy mẫu
trên hai nhánh I và Q, có nghĩa là ta coi
D
`
+2 , -
(
2
*
. / D
`
(
2
*
vàD

b
+2 , -
(
2
*
. / D
b
(2* và công
thức (8) trở thành:
E+2 , -
(
2
*
. / D
`
(
2
*
BC!
^
83
a
d
2 , -
(
2
*
e_

fD

b
(
2
*
!c)^83
a
d2 , -(2*e_(9)
Thực hiện lấy rời rạc hóa tín hiệu trong miền thời gian
ta có2
9
' )

, -
9
với -
9
' -()

* là sai lệch thời gian
của mẫu thứ n so với giá trị)

.
E
9
' E
(
)

, -
9

*
/ D
`
(
)

*
BC!d83
a
()

, -
9
*e
fD
b
(
)

*
!c)d83
a
(
)

, -
9
*
e(10)
Với nguyên lý lấy mẫu tín hiệu thông dải [2],[5] đưa

tần số trung tân xuống trung tần ta có:
E
9
/ <I^dD
`
(
)

*
, hD
b
(
)

*
eI
JKLA
ij
P
Q
I
JKLA
k
S
T
_ (11)
Tín hiệu này sau khi được chuyển đổi từ trung tân về
băng cơ sở thì jitter sẽ nằm ở thành phần pha.
Theo phân tích trên thì jitter của tín hiệu trong miền
thời gian đã chuyển thành dạng nhiễu pha tín hiệu ở tần

số thấp và nhờ đó, có thể thực hiện được việc ước
lượng cũng như bù jitter cho tín hiệu.Thông thường thì
lấy mẫu tín hiệu thông dải có thể tạo nên hiện tượng
chồng phổ mong muốn (tức là có thể xác định được từ
trước) hoặc không mong muốn. Do đó hệ thống cần có
thêm bộ lọc RF và chọn lựa tần số lấy mẫu cần thiết sao
cho sự chồng phổ không xác định được tối thiểu hóa.
Do chúng ta đề cập chính đến là việc ước lượng và loại
bỏ jitter cho nên cần phải tối thiểu hóa hiện tượng
chồng phổ xảy ra với tín hiệu tham chiếu, bởi vì sự ước
lượng jitter rất nhạy cảm với bất kì một sự ảnh hưởng
nào. Vì vậy để đơn giản cho thiết kế bộ lọc RF thì mẫu
tín hiệu chồng phổ cần được tính toán hoàn toàn khi lựa
chọn tần số tham chiếu. Chú ý rằng tỉ số giữa tần số
trung tâm của tín hiệu tới RF-incoming với tần số lấy
mẫu sử dụng sẽ quyết định tới tính linh hoạt của thiết
kế.

2.3 Khử Jitter trong máy thu lấy mẫu trực tiếp
(DRFS)
Trong phần này, chúng ta lựa chọn và thực hiện một mô
hình có hiệu quả để ước lượng jiiter, từ đó làm giảm
jitter trong tín hiệu thu được.

H.3 Sơ đồ ước lượng và khử jitter bằng tín hiệu tham
chiếu
Trước hết chúng ta có tín hiệu thông dải mang tin đã
được điều chế sóng mang phức I/Q theo công thức (7).
Tín hiệu thu được lấy mẫu trong những khoảng thời
gian)


, -
9
(do bao gồm cả jitter) được cho theo
công thức sau:
E
9
' E
(
)

, -
9
*

/ D
`
(
)

, -
9
*
BC!
d
83
a
(
)


, -
9
*
e
f
D
b
(
)

, -
9
*
!c)d83
a
(
)

, -
9
*
e (12)
Như đã phân tích ở trên với việc lấy mẫu ở băng thông
dải ta có:
E
9
' D
`
(
)


, -
9
*
BC!d83
`l
)

, 83
a
-
9
e f
D
b
(
)

, -
9
*
!c)d83
`l
)

, 83
a
-
9
e (13)

Trong đó 3
`l
được biết như là tần số trung tâm của tín
hiệu thông dải. Sau đó chúng ta áp dụng điều chế số IQ
hạ tần từ tần số trung tâm3
`l
xuống băng cơ sở có tần
số trung tâm là 0:
m
9
' X=Y
(
E
9
0 I
UJKLA
ij
9P
Q
*

' GD
`
(
)

, -
9
*
, hD

b
(
)

, -
9
*
HI
JKLA
k
S
T

' D()

, -
9
*I
JKLA
k
S
T
(14)
Nếu tần số tín hiệu thu được ban đầu RF lớn hơn nhiều
so với băng thông của nó (3
a
>>B) thì thành phần jitter
trong điều chế IQ nhỏ hơn rất nhiều so với thành phần
sóng mang. Từ đó ta có:
m

9
' GD
`
(
)

*
, hD
b
(
)

*
HI
JKLA
k
S
T

= D()

*I
JKLA
k
S
T
(15)
Từ đây ta có thể nói ảnh hưởng của jitter tới hệ thống
chỉ còn thành phần nhiễu pha (phase noise) trong tín
hiệu sóng mang ở băng thông dải. Tương tự như cách

giải quyết với việc tín hiệu tổng quát trong phần 2.1
chúng ta triệt tiêu thành phần sai pha này bằng cách
nhân các mẫu phức này với thành phần

ộ

ả

ố

ề

ệ

ử

ề


mũIDn(fh83
a
-
9
[
*. Giả sử ta có một bộ ước lượng
jitter lí tưởng, chúng ta có thể loại bỏ hoàn toàn ảnh
hưởng của jitter ra khỏi tín hiệu lấy mẫu thông dải:
m
9
0 I

UJKLA
k
S
T
[
/ D
`
(
)

*
, hD
b
(
)

*
/ D
(
)

*
 (16)

2.4 Mô phỏng hệ thống SDR thực hiện thuật toán
khử Jitter
Trong phần này, thực hiện mô phỏng hệ thống SDR
trong đó thực hiện thuật toán khử jitter. Chuỗi bits đầu
vào được số hóa, thực hiện nâng tần số, rồi thực hiện
điều chế và truyền lên kênh. Trong mô phỏng thực hiện

hai mô hình kênh SISO và kênh MIMO với tác động
của nhiễu. Tín hiệu sau khi qua kênh được chèn tín hiệu
tham chiếu trước khi được lấy mẫu và tạo jitter ngẫu
nhiên.Tín hiệu đầu ra được giải điều chế, hạ tần số và
ánh xạ thành chuỗi bits. Hai chuỗi bit đầu ra và đầu vào
được so sánh để tính ra tỷ lệ lỗi bit BER, tham số chính
để đánh giá hiệu quả của hệ thống. Mô hình mô phỏng
Jitter trong hệ thống SDR được mô tả như hình dưới
đây.

H.4 Mô hình mô phỏng ảnh hưởng của jitter trong hệ
thống SDR với kênh SISO và MIMO

H.5 Kết quả mô phỏng ước lượng và khử jitter trên hệ
thống SISO với nhiễu Gauss


H.6 Kết quả mô phỏng ước lượng và khử jitter trên hệ
thống MIMO
3. Kết luận
Các hệ thống thông tin vô tuyến điều khiển bằng phần
mềm với tính linh hoạt và khả năng tái cấu hình cao
đang trở thành một xu hướng quan trọng trong những
nghiên cứu về thông tin vô tuyến hiện đại. Jitter trong
các bộ lấy mẫu tín hiệu ở tần số cao là một vấn đề quan
trọng cần khắc phục trong các bộ ADC cao tần. Bài báo
trình bày một phương pháp ước lượng jitter bằng cách
chèn tín hiệu tham chiếu. Giá trị ước lượng đó được sử
dụng để khử jitter trong tín hiệu cao tần. Qua mô phỏng
được thực hiện trên hai kênh SISO và MIMO với nhiễu

Gauss, ta thấy hiệu quả của phương pháp trên trong ứng
dụng khử jitter trong máy thu lấy mẫu trực tiếp DRFS.
Lời cảm ơn
Nghiên cứu này thuộc đề tài nghiên cứu khoa học cấp
trường năm 2012 của Trường Đại học Bách khoa Hà
Nội. Nhóm nghiên cứu xin chân thành cảm ơn nhà
trường đã giúp đỡ và hỗ trợ kinh phí để nhóm có thể
hoàn thành được nhiệm vụ nghiên cứu này.

Tài liệu tham khảo
[1] R.Rutten, L.J.Breems, and R.H.M .van
Veldhoven, Digital jitter cancellation for
narrowband signals,in Proc. IEEE ISCAS 2008,
May 2008.
[2] M.E. Frecking, Digital Signal Processing in
Commnuication System, NewYork, Chapman and
Hall, 1994.
[3] M.LoXhning and G.Fettweis, The effect of
aperture jitter and clock jitter in wideband ADCs,
CSI, Vol29, No.1, January 2007.
[4] Ville Syriala and Mikko Valkama, Sampling jitter
Estimation and Mitigation in Direct RF Sub-
sampling Reciever Achitecture, 2009.
[5] Rodney G.Vaughanm, Neil L.Scott and D.Rod
White, Theory of Bandpass Sampling, IEEE
Transactions on Signal Processing, Vol 39, No.9,
September 1991.
0 1 2 3 4 5 6 7 8 9 10
10
-6

10
-5
10
-4
10
-3
10
-2
10
-1
10
0
Eb/No (dB)
BER


system without jitter mitigation
system with jitter mitigation
system no jitter
0 2 4 6 8 10 12 14 16
10
-4
10
-3
10
-2
10
-1
10
0

Eb/No (dB)


system without cancellation jitter
system with cancellation jitter
system no jitter