PHẦN MỞ ĐẦU
1. LÝ DO CHỌN ĐỀ TÀI
Ngày nay, khoa học kỹ thuật phát triển hiện đại. Hệ thống thiết bị điện tử, mạch
điện tử, kỹ thuật điện tử-số ra đời đã làm thay đổi sâu sắc toàn bộ hoạt động sản xuất
của con người. Kỹ thuật điện tử-số đã và đang được thay thế dần kỹ thuật tương tự, và
nó đóng một vai trò then chốt trong cuộc cách mạng khoa học kỹ thuật và công nghệ.
Song song với sự phát triển thần kì cuộc cách mạng khoa học-công nghệ, kỹ thuật số
đã dần dần có mặt ở hầu hết tất cả các thiết bị từ thiết bị dân dụng đến thiết bị công
nghiệp, đặc biệt là trong lĩnh vực thông tin liên lạc, phát thanh truyền hình, tự động
điều khiển… Nó giải quyết được khối lượng công việc lớn, giảm kích thước của các
mạch điện tử đồng thời chúng có nhiều tính năng hơn và độ chính xác cao hơn nhiều.
Có thể nói rằng kỹ thuật số ra đời là cuộc cách mạng trong ngành kỹ thuật điện tử.
Thế kỷ 21 chứng hiến sự phát triển với tốc độ chóng mặt của khoa học-công
nghệ, nó đóng vai trò then chốt trên tất cả các lĩnh vực của cuộc sống vì vậy mỗi một
chúng ta, đặc biệt là thế hệ trẻ, sinh viên ngành kỹ thuật khi sống trong thế kỷ mới này,
cần phải hiểu rõ và có kiến thức về kỹ thuật số. Do đó tôi chọn đề tài “Tìm hiểu về bộ
ghi dịch và IC có chức năng liên quan” làm đề tài bài tập lớn.
2. MỤC TIÊU ĐỀ TÀI
- Sinh viên bước đầu tìm hiểu về nghiên cứu khoa học.
- Hiểu được mạch logic tổ hợp.
- Nắm vững kiến thức về bộ ghi dịch.
- Phân tích được IC có chức năng tương tự.
3. NHIỆM VỤ ĐỀ TÀI
- Trình bày về flipflop.
- Tìm hiểu về bộ ghi dịch.
- Nghiên cứu về IC có chức năng liên quan.
1
4. PHƯƠNG PHÁP NGHIÊN CỨU
- Phương pháp lý thuyết :
+ Sưu tầm tài liệu, sách tham khảo, internet
+ Tìm kiếm các IC có chức năng như mạch được giao.

5 GIỚI HẠN ĐỀ TÀI
- Nghiên cứu vấn đề trên cơ sở lý thuyết.
- Flip flop và bộ ghi dịch.
- IC 74HC595A
6. BỐ CỤC BÀI TẬP LỚN
- Chương 1: Tìm hiểu về Flip Flop
- Chương 2: Giới thiệu về bộ ghi dịch
- Chương 3: Tìm hiểu về IC có chức năng liên quan “IC 74HC595A”.
2
PHẦN NỘI DUNG
CHƯƠNG 1
TÌM HIỂU VỀ FLIP FLOP
1.1 ĐỊNH NGHĨA
Trigơ trong tiếng anh gọi là Flip-Flop viết tắt là FF. Nó là một phần tử nhớ có 2
trạng thái cân bằng ổn định tương ứng với 2 mức logic 0 và 1. Dưới tác dụng của các
tín hiệu điều khiển ở lối vào, trigơ có thể chuyển về một trong hai trạng thái cân bằng,
và giữ nguyên trạng thái đó chừng nào chưa có tín hiệu điều khiển làm thay đổi trạng
thái của nó.
1.2 PHÂN LOẠI
- Theo chức năng + RS-FF
+ D-FF
+ T-FF
- Theo cách làm việc + Không đồng bộ
+ Đồng bộ • Bình thường
• Chủ-tớ
1.3 KÝ HIỆU



Hình 1.1: Ký hiệu của flip flop

- Vi mạch có thể có 1, 2 hoặc nhiều lối vào điều khiển
- Chân CLK có thể có hoặc không
- Pr (preset) có thể có hoặc không
3
Q

Flip
Fop
CLR
CLK
Đầu vào
Pr
Đầu ra
- Q và
Q
có 2 lối ra và luôn luôn có giá trị ngược nhau
- Tùy từng loại FF do chế tạo có thể còn có đầu vào xóa (thiết lập 0), đầu vào thiết lập
(thiết lập 1), đầu vào đồng bộ (CLK).
1.4 CHỨC NĂNG
Flip-flop và chốt được sử dụng như các yếu tố lưu trữ dữ liệu
- Có thể lưu trữ 2 trạng thái 0 hoặc 1 (nhớ).
- Có khả năng tiếp nhận (ghi vào), lưu trữ trong một thời gian tùy theo yêu cầu và
xuất ra (đọc ra) một trạng thái (1 bit) nhị phân đang được lưu trữ trong FF.
- Việc mở rộng các chức năng của FF sẽ được thực hiện nhờ có các đầu vào điều
khiển hành vi của FF ngoài các đầu vào tín hiệu đã nói tới (xóa tín hiệu đang lưu, cho
phép ghi hay đọc ).
1.5. CÁC LOẠI FLIP FLOP
1.5.1. Flip Flop RS
1.5.1.1 Sơ đồ khối
Hình 1.2: Ký hiệu RS-FF

Flip Flop RS (RS-FF) là một phần tử nhớ cơ bản có 2 trạng thái cân bằng bền
vững, nó có 2 lối vào R, S và 2 lối ra Q và .Q và luôn ngược nhau
Q,
Q
là 2 lối ra của FF.
1.5.1.2 . Bảng sự thật
4
RS-FF


Q

S

R

S
n
R
n
Q
n+1
Mốt hoạt động
0 0 Q
n
Nhớ
1 0 1 Xác lập
0 1 0 Xóa
1 1 Không cho phép Cấm dùng
Bảng 1.1: Bảng sự thật của RS-FF

1.5.1.3 Sơ đồ logic
Hình 1.3: Sơ đồ logic của RS-FF
1.5.1.4 Nguyên tắc hoạt động
- Khi S = 0, R = 0: Lối ra vẫn giữ trạng thái cũ Q
n
: Trạng thái nhớ.
Nếu trạng thái ban đầu Q
n
= 0, cả 2 lối vào của cửa logic NOR I đều bằng 0
nên lối ra của nó là
Q
= 1 và lối ra của NOR II là Q = 0 trùng với trạng thái ban
đầu trước đó. Tức là đã nhớ trạng thái Q = 0. Nếu trạng thái ban đầu Q
n
= 1 thì
lối ra
Q
= 0 và lối ra của NOR II là Q = 1 trùng với trạng thái ban đầu trước đó.
Tức Q = 1.
- Khi S = 0, R = 0: Lối ra Qn = 1: Trạng thái xác lập.
Nếu lúc khởi đầu Sn = 1, Rn = 0 lối ra NOR I là
Q
= 0, cả 2 lối vào của NOR II
đều bằng 0 nên lối ra Q của nó ở trạng thái kết thúc Qn+1 = 1: Trạng thái xác lập.
- Khi S = 0, R = 1: Lối ra Qn+1 = 0: Trạng thái xóa.
Nếu lúc khởi đầu Sn = 0, Rn = 1, mạch logic NOR II có một lối vào Rn = 1 nên
lối ra của nó Q = 0, cả hai lối vào của NOR I đều bằng 0 nên lối ra
Q
= 1, vậy trạng
thái kết thúc của FF Qn+1 = 0 ứng với trạng thái xóa của FF.

5

Q
R
S
I
II
- Khi S = 1, R = 1 : Trạng thái không được dùng.
Nếu lúc khởi đầu Sn = 1, Rn = 1, cả 2 lối ra của FF, Q và
Q
đều bằng 0, không
thể có vì vậy không thể để S và R đồng thời ở mức 1 được.
1.5.2 Flip Flop T
1.5.2.1 Sơ đồ khối
Hình 1.4: Sơ đồ khối của T-FF
1.5.2.2 Bảng sự thật
t
n
t
n+1
S
n
R
n
Q
n+1
0 0 Q
n
1 0 1
0 1 0

1 1 Không cho phép
Bảng 1.2: Bảng sự thật của T-FF
1.5.2.3 Sơ đồ logic
Được tạo ra từ JK-FF bằng cách nối J, K với nhau J = K = T.
Hình 1.5: Sơ đồ logic T-FF
1.5.2.4 Nguyên tắc hoạt động
Flip Flop T (T-FF) chỉ hoạt động ở chế độ đồng bộ
Từ bảng trạng thái, ta thấy T-FF chỉ thay đổi trạng thái đầu ra khi T = 1, K = 1.
6
Q

CL
K


R
S
T-FF

Q
S
R
CLK
Giả sử ban đầu Q
n
= 0, khi T = 1 và CLK = 1, đầu ra của T-FF sẽ trở thành ‘1’.
Đầu ra của FF sẽ duy trì trạng thái ‘1’ cho đến khi T = 1 và CLK = 1 lần nữa. Nói cách
khác đầu ra của T-FF sẽ thay đổi giữa giá trị ‘0’ và ‘1’ khi T = 1 và CLK = 1.
1.5.4. Flip Flop JK
1.5.4.1. Sơ đồ khối


Hình 1.6: Sơ đồ khối của JK-FF
1.5.4.2. Bảng sự thật
t
n
t
n+1
J
n
K
n
Q
n+1
0
1
0
0
0
1
Q
n
1
0
1 1
n+1
Bảng 1.3. Bảng sự thật của JK-FF
1.5.4.3. Sơ đồ logic
Hình 1.7: Sơ đồ logic của JK-FF
1.5.4.4. Nguyên tắc hoạt động
Các JK Flip Flop (JK-FF) trong thực tế ngoài các lối vào J, K hoạt động đồng bộ

với lối vào xung nhịp CLK. FF còn có lối vào không đồng bộ là lối vào xóa CD (Clear
data) và lối vào đặt SD (set data). Hai lối vào này hoạt động độc lập không phụ thuộc
7
K
J
Q

CLK



Q
SD
CD

K
CLK
J
JK-FF
vào các xung nhịp và các lối vào J, K.trạng thái ra của JK-FF phụ thuộc vào mức điện
áp của lối vào không đồng bộ như RS-FF.
Để FF hoạt động được ở chế độ đồng bộ, hai lối vào không đồng bộ đặt, xóa phải
để đúng mức điện áp .
Khi J, K để ở mức cao, cứ mỗi lần có xung nhịp tác dụng FF lại chuyển trạng thái
một lần, sau hai nhip tác dụng FF lại chuyển về trạng thái cũ.
1.5.3 . Flip Flop D
1.5.3.1. Sơ đồ khối
Hình 1.8: Sơ đồ khối D-FF
1.5.3.2. Bảng sự thật
t

n
t
n+1
CLK D
n
Q
n+1
0 X Q
n
1 0 0
1 1 1
Bảng 1.4: Bảng sự thật của D-FF
1.5.3.4. Nguyên tắc hoạt động
Số liệu ở lối vào D sẽ được chuyển đến lối ra Q của Flip Flop D (D-FF) sau một
xung nhịp, tức là số liệu được chuyển đến lối ra chậm mất một khoảng thời gian bằng
độ rộng xung nhịp.
CHƯƠNG 2
GIỚI THIỆU VỀ BỘ GHI DỊCH
2.1 ĐỊNH NGHĨA
8
D-FF
Q

CLK
D
SD
CD
Bộ ghi dịch (còn gọi là thanh ghi dịch) có cấu tạo bao gồm nhiều FF kết nối với
nhau thực hiện chức năng ghi nhận dữ liệu và tùy theo tín hiệu điều khiển, có thể dịch
chuyển dữ liệu ghi sang phải hoặc sang trái, theo tác động của xung nhịp.

2.2 PHÂN LOẠI
2.2.1 Phân loại
Thông thường người ta hay dùng các trigơ D hoặc các flip flop (FF) khác nhưng
mắc theo kiểu D để tạo thành đĩa ghi.
Có 2 cách ghi:
+ Ghi song song: Các bit của từ nhị phân được ghi đồng thời một lúc vào ổ ghi.
+ Ghi nối tiếp: Các bit của từ nhị phân được đưa vào bộ ghi dịch một cách tuần
tự theo thứ tự của nhị phân.
2.2.2 Ứng dụng của bộ ghi dịch
Bộ ghi dịch được sử dụng rộng rãi để nhớ số liệu, chuyển số liệu song song
thành nối tiếp, nối tiếp thành song song. Bộ ghi dịch là thành phần không thể thiếu
được trong CPU của các hệ thống xử lý, trong các cổng vào ra có khả năng lập
trình.
Bộ ghi dịch còn được dùng để thiết kế bộ đếm, tạo dãy tín hiệu nhị phân tuần
hoàn theo yêu cầu cho trước.
9
2.3 CẤU TẠO
Bộ ghi dịch gồm một dãy các phần tử nhớ đơn bit (FF) được mắc liên tiếp và
đóng trong cùng một vỏ. Các FF sử dụng trong bộ ghi thường là D-FF hoặc là các loại
khác nhưng mắc Theo kiểu D. Để ghi n bit thông tin người sử dụng n FF, đầu ra của
FF này được mắc vào đầu vào của FF tiếp theo.
Hình 2.1: Bộ ghi dịch 4 bit dùng JK-FF
Thông tin được nạp vào bộ ghi dịch từng bit một và được đồng bộ với xung nhip
C
k
: bit đầu tiên, các bit thông tin khác đã được ghi trong thanh ghi sẽ được dịch phải 1
bit, nghĩa là bit lưu trữ trong FF-A sẽ chuyển sang FF-B, bit lưu trữ trong FF-B sẽ
chuyển sang FF-C… và cứ như vậy cho đến FF cuối cùng.
2.4 CÁC BỘ GHI DỊCH
2.4.1 Bộ ghi song song

a. Sơ đồ
Hình 2.2: Sơ đồ bộ ghi song song 4 bit.
10
J
A
A
K
A

J
B
B
K
B

J
C
C
K
C

J
D
D
K
D

Đầu vào
Xung
Clock

Q
2
Q
1
Q
3
Q
4
Điều khiển ra
Xóa
Ghi
D
1
D
2
D
3
SD
D
CLK
CD
Q
Q
SD
D
CLK
CD
Q
Q
SD

D
CLK
CD
Q
Q
SD
D
CLK
CD
Q
Q
D
4
b. Nguyên tắc hoạt động
Trước tiên dùng xung CD để xóa, lối ra Q
1
Q
2
Q
3
Q
4
=0000.
Các số liệu càn ghi đưa vào lối vào D
1
D
2
D
3
D

4
.
Khi có xung điều khiển CLK, dữ liệu được nạp vào bộ nhớ song song và cho lối
ra song song Q
1
Q
2
Q
3
Q
4
=D
1
D
2
D
3
D
4
.
Mỗi lối ra Q được đưa vào 1 lối vào của các cửa VÀ. Muốn cho dữ liệu ra thẳng
lối ra thì lối vào “điều khiển ra” phải bằng 1. Nếu chưa muốn cho dữ liệu ra lối ra thì
để “điều khiển ra” bằng 0.
2.4.2 Bộ ghi dịch nối tiếp
2.4.2.1 Bộ ghi dịch nối tiếp dịch phải có lối ra song song và ra nối tiếp
a. Sơ đồ
Hình 2.3: Bộ ghi nối tiếp dịch phải
b. Bảng trạng thái
C
K

Q
1
Q
2
Q
3
Q
4
0 0 0 0 0
1 D
4
0 0 0
2 D
3
D
4
0 0
3 D
2
D
3
D
4
0
4 D
1
D
2
D
3

D
4
Bảng 2.1: Bảng trạng thái của Bộ ghi nối tiếp dịch phải
Điều khiển ra
Vào nối
tiếp
Q
2
Q
1
Q
3
Q
4
Xóa
Ghi
SD
D
CLK
CD
Q
Q
SD
D
CLK
CD
Q
Q
SD
D

CLK
CD
Q
Q
SD
D
CLK
CD
Q
Q
Ra nối tiếp
11
c. Nguyên tắc hoạt động
Khi cho một xung kim âm tác động vào lối vào xóa, các lối ra Q của cả 4 FF
trong bộ ghi đều ở trạng thái 0.
Muốn ghi ta phải đưa các bit thông tin nối tiếp về thời gian truyền lần lượt vào
lối vào nối tiếp theo sự điều khiển đồng bộ của các xung nhịp. Cứ sau mỗi xung nhịp,
trạng thái của các trigơ lại được xác lập theo thông tin ở lối vào D của nó.
Sau khi kết thúc quá trinh ghi muốn đưa dữ liệu ra ở các lối ra song song ta đặt
mức 1 ở lối điều khiển ra, lối ra của các cửa AND ở lối ra song song sẽ được xác lập
theo trạng thái Q
1
, Q
2
, Q
3
, Q
4
của các trigơ trong bộ ghi. Trong cách điều khiển dữ liệu
ra song song này thông tin trong bộ ghi vẫn được duy trì.

Để điều khiển dữ liệu ra nối tiếp, ta phải tác động một 4 nhóm xung nhịp cũng
ở lối vào điều khiển ghi. Sau 4 xung nhịp tác động 4 bit dữ liệu được đưa ra khỏi
bộ ghi.
2.4.2.2 Bộ ghi nối tiếp dịch trái có các lối ra song song và lối ra nối tiếp
a. Sơ đồ
Hình 2.4: Ghi nối tiếp dịch trái có các lối ra song song và ra nối tiếp.
Vào dịch trái
Ra song song
Xóa
Ghi
Ra nối tiếp
Q
2
Q
1
Q
3
Q
4
_
SD
D
CLK
CD
Q
Q
Điều khiển ra
SD
D
CLK

CD
Q
Q
SD
D
CLK
CD
Q
Q
SD
D
CLK
CD
Q
Q
12
b. Bảng sự thật
C
K
Q
1
Q
2
Q
3
Q
4
0 0 0 0 0
1 0 0 0 D
1

2 0 0 D
1
D
2
3 0 D
1
D
2
D
3
4 D
1
D
2
D
3
D
4
Bảng 2.2: Bảng sự thật
c. Nguyên tắc hoạt động
Cấu trúc của bộ ghi này cũng tương tự như bộ ghi dịch phải nó chỉ khác trật tự
sắp xếp các FF trong bộ ghi. Quá trình điều khiển xóa, điều khiển ghi vào và đưa dữ
liệu ra hoàn toàn tương tự như bộ ghi dịch phải.
2.4.2.3 Mạch vừa ghi nối tiếp dịch phải, vừa ghi song song
13
a. Sơ đồ
Hình 2.5. ghi nối tiếp dịch phải và ghi song song.
c. Nguyên tắc hoạt động
Sơ đồ thêm lối vào M: Mốt điều khiển ghi song song hoặc ghi dịch nối tiếp.
Khi M = 1, các lối ra các cửa AND B1, B2, B

3
, B
4
đều ở mức 0, lối ra của FF
trước được nối vào lối vào D của FF sau, lối vào nối tiếp được nối vào lối vào D của
FF 1. Thông tin từ các lối vào song song không được truyền vào trong mạch. Như vậy,
khi M = 1 mạch lúc này trở thành bộ ghi nối tiếp dịch phải. Muốn ghi đủ 4 bit vào
thanh ghi ta phải có 4 xung đưa vào C
k
điều khiển ghi. Khi quá trình ghi kết thúc,
Q
4
Điều khiển ra
Xóa
Ghi
A
2
A
3
A
4
B
1
B
2
B
3
B
4
A

1
1 2
3
4
Q
1
Q
2
Q
3
M
D
1
D
2
D
3
D
4
Ra nối tiếp
SD
D
CLK
CD
Q
Q
Q
SD
D
CLK

CD
Q
_
Q
SD
D
CLK
CD
Q
_
Q
SD
D
CLK
CD
Q
_
Q
Vào song song
Vào nối tiếp
14
muốn đưa ra ở các lối ra song song ta cần chỉ đặt mức logic 1 ở chân điều khiển cho
phép ra của cửa 3 trạng thái. Muốn lấy ra ở lối ra nối tiếp ta cần phải tác động vào lối
vào xung nhịp một nhóm gồm 4 xung thì toàn bộ 4 bit được đẩy ra khỏi bộ ghi dịch 4
bit. Cứ mỗi lần ghi 4 bit mới vào bộ ghi thì đồng thời có 4 bit cũ được đưa ra khỏi
thanh ghi.
Khi M = 0, các lối ra của các cửa AND A
1
, A
2

, A
3
, A
4
ở mức 0. Thông tin không
được truyền vào lối vào D của FF 1, thông tin từ lối ra Q của FF trước không được
truyền vào lối vào D của FF sau. Thông tin từ các lối vào song song được truyền trực
tiếp vào các lối vào D của các FF. Mạch trở thành bộ ghi song song ra song song.
Muốn ghi chỉ cần 1 xung nhịp điều khiển ghi là dữ liệu từ các lối vào song song được
nạp vào bộ ghi. Muốn đưa số liệu ra lối ra song song đặt tại chân điều khiển cho phép
ra cửa 3 trạng thái bằng 1.
15
2.4.2.4 Bộ ghi nối tiếp dịch phải, vừa dịch trái
a. Sơ đồ
Hình 2.6: Bộ ghi nối tiếp dịch phải, vừa dịch trái.
b. Nguyên tắc hoạt động
Khi M = 1: các lối ra của các cửa AND B
1
, B
2
, B
3
, B
4
đều ở mức 0, đường truyền
thông tin từ lối vào ra Y
2
bị ngắt. Đường truyền thong tin theo chiều từ X
1
ra Y

1
được
thiết lập.
Khi M = 0, mạch trở thành bộ ghi dịch trái nối tiếp có đường vào X2 ra nối tiếp
Y
2
hoặc ra song song.
X
3
X
5
X
4
Q
4
Y
1
X
2
X
1
Y
2
Điều khiển ra
Xóa
Ghi
A
2
A
3

A
4
B
1
B
2
B
3
B
4
A
1
1 2
3
4
Q
1
Q
2
Q
3
M
SD
D
Clk
CD
Q
Q
SD
D

Clk
CD
Q
_
Q
SD
D
Clk
CD
Q
_
Q
SD
D
Clk
CD
Q
_
Q
16
Chương 3
TÌM HIỂU IC 74HC595A
3.1 MÔ TẢ CHUNG
IC 74HC595Ađược sản xuất bởi công ty “ON semiconductor” vào tháng 3 năm
2000 theo công nghệ LLC (SCILLC).
IC 74HC595A là IC ghi dịch 8 bit kết hợp chốt dữ liệu, đầu vào nối tiếp, đầu ra
song song. Chấp nhận tín hiệu ghi thay đổi nối tiếp và cung cấp một đầu ra nối tiếp.
Ngoài ra thay đổi ghi cũng cung cấp dữ liệu song song với chốt 8 bit. Ghi thay đổi và
chốt có đầu vào xung nhịp độc lập, điều này gây ra thiết lập lại không đồng bộ cho
chuyển đổi cách ghi.

HC595A giao diện trực tiếp với SPI chuỗi dữ liệu trên cổng CMOS,
MPUs và MCUs.
 Khả năng đầu ra của ổ đĩa: 15 TSTTL rất nhiều.
 Đầu ra trực tiếp cho giao diện CMOS, NMOS và TTL.
 Phạm vi hoạt động điện áp: 2.0 đến 6.0V.
 Đầu vào hiện tại thấp: 1.0 A
 Khả năng chống tiếng ồn cao của thiết bị CMOS.
 Phù hợp với các yêu cầu xác định tiêu chuẩn
 Con chip có cấu tạo phức tạp
 Cải tiến HC595
 Cải tiến sự truyền chậm
 50% tĩnh điện thấp
 Cải thiện truyền tín hiệu đầu vào
Chức năng: Thường dùng trong các mạch quét Led 7, Led matrix…
17
3.2 SƠ ĐỒ CHÂN LINH KIỆN
Hình 3.1: Sơ đồ chân IC 74HC595A
3.3 GIẢI THÍCH MỘT SỐ CHÂN QUAN TRỌNG
Đầu vào:
Chân 14: Dãy dữ liệu vào. Dữ liệu trên chân thay đổi thành 8 bit thay đổi theo
thứ tự ghi.
Đầu vào dữ liệu nối tiếp. Tại một thời điểm xung clock chỉ dựa vào 1 bit.
Chân 11:Thay đổi ghi xung Clock vào. Quá trình chuyển đổi từ thấp đến cao đầu
vào dữ liệu và đầu vào nối tiếpđể chuyển tới 8 bit thay đổi.
Thiết lập lại (Chân 10)
Hoạt động thấp, thay đổi cách ghi ghi không đồng bộ thiết lập đầu vào. Trên chân
này thiết lập lại sự thay đổi ghi tỉ lệ của thiết bị này thấp. Chốt 8 bit là không bị ảnh
hưởng.
Khi chân này ở mức thấp (mức 0) thì dữ liệu sẽ bị xóa trên chip.
Chốt Clock (chân 12)

Chốt vào xung nhịp lưu trữ. Chuyển tiếp vào đầu vào nhỏ, chốt dữ liệu ghi thay đổi.
Khi có xung clock tích cực ở sườn dương thì cho phép xuất dữ liệu trên các chân.
18
Chân 13, Đầu ra cho phép:
Cho phép hoạt động ở mức thấp. Đầu vào ở mức thấp cho phép các dữ liệu ở các
chốt được đưa ra tại các đầu ra, mức cao nhất trên đầu vào ảnh hưởng đến kết quả đầu
ra (Q
A
-Q
H
) vào tình trạng trở kháng cao, đầu ra nối tiếp không bị bộ phận này điều
khiển.
Khi ở mức cao, tất cả các đầu ra trở về trạng thái cao trở, không có đầu ra nào
được cho phép.
Đầu ra
Q
A
- Q
H
(Chân 15, 1,, 2, 3, 4, 5, 6, 7)
Không liên quan, 3 trạng thái, Chốt đầu ra.
Xuất dữ liệu khi chân 13 tích cực ở mức thấp và có một xung tích cực ra sườn
âm .
SQ
H
(Chân 9)
Không liên quan, dãy dữ liệu đầu ra. Đây là đầu ra của giai đoạn thứ 8 của sự thay đổi
ghi 8 bit. Đầu này không có khả năng ở 3 trạng thái.
Chân dữ liệu nối tiếp nhau thì chân này đưa đầu vào của con tiếp theo khi đã dịch đủ 8
bit.

19
3.4 SƠ ĐỒ LÔGIC, NGUYÊN LÝ HOẠT ĐỘNG, BẢNG GIÁ TRỊ, SƠ ĐỒ LOGIC
MỞ RỘNG
3.4.1 Sơ đồ lôgic
Hình 3.2: Sơ đồ logic IC 74HC595A.
3.4.2 Nguyên lý hoạt động
IC 74HC595A hoạt động theo nguyên tắc của bộ ghi dịch nối tiếp phải có lối ra song
song và nối tiếp .
Khi cho một xung kim âm tác động vào lối vào xóa, các lối ra Q của cả 8 FF
trong IC đều ở trạng thái 0.
Muốn ghi ta phải đưa các bit thông tin nối tiếp về thời gian truyền lần lượt vào
lối vào nối tiếp theo sự điều khiển đồng bộ của các xung nhịp. Cứ sau mỗi xung nhịp,
trạng thái của các FF lại được xác lập theo thông tin ở lối vào D của nó.
Sau khi kết thúc quá trinh ghi muốn đưa dữ liệu ra ở các lối ra song song ta đặt
mức 1 ở lối điều khiển ra, lối ra của các cửa AND ở lối ra song song sẽ được xác lập
theo trạng thái Q
1
, Q
2
, Q
3
, Q
4,
Q
5
, Q
6
, Q
7
, Q

8
của các FF trong IC. Trong cách điều
khiển dữ liệu ra song song này thông tin trong bộ ghi vẫn được duy trì.
Để điều khiển dữ liệu ra nối tiếp, ta tác động một 8 nhóm xung nhịp cũng ở lối
vào điều khiển ghi. Sau 8 xung nhịp tác động 8 bit dữ liệu lần lượt được đưa ra
khỏi IC.
20
A
14
11
10
12
13
9
7
6
5
4
3
2
1
15
Q
A
Q
B
Q
C
Q
D

Q
E
Q
F
Q
G
Q
H
Thay đổi
cách ghi
Chốt
Dãy dữ
liệu vào
Thay đổi
xung clock
Bắt đầu lại
Chốt clock
Cho phép
đầu ra
Dãy dữ
liệu đầu
ra
Dữ
liệu
ra
song
song
SQ
H
V

CC
= PIN 16
GND = PIN 18
3.4.3 Bảng giá trị
Quá trình hoạt
động
Đầu vào Nguyên lý hoạt động
Đặt
lại
Chuổi
A vào
Thay
đổi
clock
Chốt
clock
Cho
phép
đầu ra
Khoản
thay đổi
ghi
Lượng
chốt ghi
Dãy
dữ
liệu ra
Dữ liệu
ra
song

song
Luân phiên ghi
lại L X X L, H, L L U L U
Thay đổi dữ
liệu thành thay
đổi ghi
H D L, H, L
D, SR
A
;
SR
N

SR
N+1
U
SR
G
SR
H
U
Thanh ghi lại
không thay đổi
H X L, H, L, H, L U U U U
Chuyển nội dung
thay đổi ghi đến
chốt ghi
H X L, H, L U SR
N
LR

N
U U
Chốt ghi còn lại
không thay đổi X X X L, H, L * U * SR
N
Cho phép đầu ra
song song X X X X L * ** *
Cho
phép
ảnh hưởng của
đầu ra đến trạng
thái điện trở cao
X X X X H * ** * Z
Bảng 3.1: Bảng giá trị IC 74HC595A
Chú thích:
SR = Nội dung thay đổi ghi LR = Chốt nội dung ghi
D = Dữ liệu ( L, H ) mức độ logic U = Còn lại không thay đổi
= Chuyển từ thấp lên cao = Chuyển từ cao xuống thấp
* = Phụ thuộc thay đổi clock vào ** = phụ thuộc chốt clock vào
21
3.4.4 Sơ đồ logic mở rộng.
MC74HC595A
Hình 3.3: Sơ đồ lôgic mở rộng IC 74HC595A.
3.5 BẢNG XẾP HẠNG TUYỆT ĐỐI
Ký hiệu Tham số Giới hạn Đơn vị
V
CC
Điện áp cung cấp( liên quan đến GND) - 0.5 đến + 7.0 V
V
IN

Điện áp đầu vào - 0.5 đến V
CC
+ 0.5 V
V
OUT
Điện áp đầu ra - 0.5 đến V
CC
+ 0.5 V
I
IN
Dòng vào, theo chân + 20,- 20 mA
I
OUT
Dòng ra, theo chân + 35, - 35 mA
I
CC
Dòng diện áp cung cấp, Chân V
CC
và GND + 75, - 75 mA
P
D
Khả năng tiêu hao năng lượng trong không
gian tĩnh
750
500
450
mW
T
STG
Nhiệt độ lưu trữ - 60 đến + 150

0
C
T
L
Dẫn nhiệt 1mm từ các trường hợp trong 10s 260
0
C
Bảng 3.2: Bảng xếp hạng tuyệt đối của IC 74HC595A
22
Thiết bị này có chứa các mạch bảo vệ để chống lại thiệt hại do điện áp cao hoặc
các lĩnh vực điện. Tuy nhiên biện pháp phòng ngừa phải được thực hiện để tránh các
tác hại của điện áp. Thay thế thích hợp cho hoạt động V
1
và V
out
nên hạn chế dãy GDN
≤ (V
1
và V
out
) ≤ V
CC
. Phải sử dụng thích hợp điện áp đầu vào. Kết quả đầu ra chưa sử
dụng phải để mở.
3.6 ĐIỀU KIỆN HOẠT ĐỘNG
Ký hiệu Tham số Tối thiểu Tối đa Đơn vị
V
CC
Điện áp cung cấp 2.0 6.0 V
V

IN,
V
OUT
Điện áp đầu vào, đầu ra 0 V
CC
V
T
A
Nhiệt độ hoạt động, tất
cả các loại
- 55
0
C
T
r
, t
f
Thời gian
đầu vào tăng
và giảm
V
CC
= 2.0V
V
CC
= 4.5V
V
CC
= 6.0V
0

0
0
1000
500
400
ns
Bảng 3.3: Điều kiện hoạt động của IC 74HC595A.
3.7 KIỄM TRA MẠCH VÀ GIẢN ĐỒ XUNG
3.7.1 Kiễm tra mạch
Kiễm tra mạch
* Bao gồm tất cả sự thăm dò và lắp điện dung.
Hình 3.4: Kiễm tra mạch IC 74HC595A.
23
Dùng
phương
pháp
kiểm tra
Dùng
phương
pháp
kiểm tra
Đầu vào
Đầu
kiễm tra
Đầu vào
C
L
*
1kω
Đầu

kiễm tra
Kết nối đến
V
CC
khi
kiễm tra t
PLZ

và t
PZL

Kết nối đến
GND khi
kiễm tra t
PLZ

và t
PZL

C
L
*
3.7.2 giản đồ xung
Hình 3.5: Giản đồ xung của IC 74HC595A
3.8 ĐẶC ĐIỂM DÒNG ĐIỆN
3.8.1 Đặc điểm dòng điện một chiều (Điện áp giới thiệu gây ra đến GNP)
Kí
hiệu
Thông
số Điều kiện kiểm tra

V
CC
(V)
Giới hạn đảm bảo
Đơn vị
-55
Đến
25
0
C
≤
85
0
C
≤ 125
0
C
V
IH
Đầu
vào
điện áp
cao
V
OUT
= 0.1V OR V
CC
-
0.1V
I

out
≤ 20 µA
2.0
3.0
4.5
6.0
1.5
2.1
3.15
4.2
1.5
2.1
3.15
4.2
1.5
2.1
3.15
4.2
V
V
IL
Đầu
vào
điện áp
thấp
V
OUT
= 0.1V OR V
CC
-

0.1V
I
out
≤ 20 µA
2.0
3.0
4.5
6.0
0.5
0.9
1.35
1.8
0.5
0.9
1.35
1.8
0.5
0.9
1.35
1.8
V
Đầu ra
V
in
= V
IH
hoặc V
IL
I
out

≤ 20 µA
2.0
4.5
1.9
4.4
1.9
4.4
1.9
4.4
24
Thay đổi
xung clock
Dãy dữ liệu
vào A
Thiết lập lại
Chốt Clock
Đầu ra cho
phép
Dữ liệu đầu
ra cho phép
SH
Q
Q
B
Q
C
Q
D
Q
E

Q
F
Q
G
Q
H
Q
A
V
OH
điện áp
cao
6.0 5.9 5.9 5.9 V
V
in
=
V
IH
hoặc
V
IL
I
out
≤ 2.4mA
I
out
≤ 6.0mA
I
out
≤ 7.8mA

3.0
4.5
6.0
2.48
3.98
5.48
2.34
3.84
5.34
2.2
3.7
5.2
V
OL
Đầu ra
điện áp
thấp
V
in
= V
IH
hoặc V
IL
I
out
≤ 20 µA
2.0
4.5
6.0
0.1

0.1
0.1
0.1
0.1
0.1
0.1
0.1
0.1
V
V
in
=
V
IH
hoặc
V
IL
I
out
≤ 2.4mA
I
out
≤ 6.0mA
I
out
≤ 7.8mA
3.0
4.5
6.0
0.26

0.26
0.26
0.33
0.33
0.33
0.4
0.4
0.4
V
Bảng 3.4: Đặc điểm dòng điện một chiều của IC 74HC595A
3.8.2 Đặc điểm dòng điện một chiều (điện áp chuyển đến GND)
Kí
hiệu
Thông số Điều kiện kiểm tra V
CC
(V)
Giới hạn đảm bảo
Đơn
vị
-55
Đến
25
0
C
≤
85
0
C
≤
125

0
C
V
OH
Đầu ra
điện áp
cao, cấp
độ tối
thiểu cao.
V
in
= V
IH
hoặc V
IL
I
out
≤ 20 µA
2.0
4.5
6.0
1.9
4.4
5.9
1.9
4.4
5.9
1.9
4.4
5.9

V
V
in
= V
IH
hoặc V
IL
I
out
≤ 2.4mA
I
out
≤ 4.0mA
I
out
≤ 5.2mA
3.0
4.5
6.0
2.48
3.98
5.48
2.34
3.84
5.34
2.2
3.7
5.2
V
OL

Đầu ra
điện áp
thấp, vị
trí tối đa
thấp. SQ
H
V
in
= V
IH
hoặc V
IL
I
out
≤ 20 µA
2.0
4.5
6.0
0.1
0.1
0.1
0.1
0.1
0.1
0.1
0.1
0.1
V
V
in

= V
IH
hoặc V
IL
I
out
≤ 2.4mA
I
out
≤ 6.0mA
I
out
≤ 7.8mA
3.0
4.5
6.0
0.26
0.26
0.26
0.33
0.33
0.33
0.4
0.4
0.4
I
in
Dòng
thoát ra
tối đa

V
in
= V
CC
hoặc GND 6.0
± 0.1 ± 0.1 ± 0.1 µA
25