Bài giảng kỹ thuật số - Hệ tuần tự
Bạn đang xem bản rút gọn của tài liệu. Xem và tải ngay bản đầy đủ của tài liệu tại đây (383.25 KB, 38 trang )
1
Hệ tuần tự
Hệ tuần tự
Giới thiệu
Các mạch chốt
Flip-flop
Chuyển đổi giữa các loại Flip-flops
Ứng dụng của các Flip-flop
2
Giới thiệu
Giới thiệu
Electronics Systems
Analog Systems Digital Systems
Sequential Combinational
Synchronuos Asynchronuos
3
Giới thiệu (tt)
Giới thiệu (tt)
Mạch logic tuần tự là mạch có các ngõ ra tùy thuộc không chỉ
vào trạng thái hiện tại của các ngõ vào mà còn tùy thuộc vào
một chuỗi các ngõ vào trước đó.
MẠCH
TỔ HỢP
PHẦN TỬ NHỚ
Ngõ raNgõ vào
4
Các mạch chốt
Các mạch chốt
Flip_Flop: là mạch tuần tự mà nó thường lấy mẫu các ngõ vào
và làm thay đổi các ngõ ra tại những thời điểm xác định bởi
xung clock.
Latch (chốt): là mạch tuần tự mà nó liên tục xem xét các ngõ
vào và làm thay đổi các ngõ ra bất cứ thời điểm nào không phụ
thuộc vào xung clock.
LATCH
Ungated latch Gated latch
5
Ungated SR Latch
Ungated SR Latch
Dùng cổng NOR:
.
.
Q
R
(Reset)
Q
S
(Set)
1
2
S R Q(t+1)
0 0 Q(t) No change
0 1 0 Clear to 0
1 0 1 Set to 1
1 1 X Indeterminate
S
R
Q
Q
6
Ungated SR-Latch (tt)
Ungated SR-Latch (tt)
Dùng cổng NAND:
.
.
Q
S
(Set)
Q
R
(Reset)
1
2
S
R
Q
Q
S R Q
t+1
Q
t+1
0 0
0 1
1 0
1 1
1 1
1 0
0 1
Q
t
Q
t
Cấm
7
Gated SR-latch
Gated SR-latch
Ngõ vào cho phép C còn được gọi là ngõ vào xung clock (CK).
Chốt SR này còn được gọi là chốt SR có ngõ vào xung clock tích
cực cao.
8
D latch
D latch
D
C
Q
Q
1 Set to 11
0 Clear to 00
Q(t+1)D
1 Set to 11
0 Clear to 00
Q(t+1)D
U 3
N O R 2
1
2
3
U 4
N O R 2
1
2
3
U 2
A N D 2
1
2
3
U 1
A N D 2
1
2
3
U 5
N O T
12
D
Q
_
Q
C
9
JK latch
JK latch
Từ mạch lật SR
Khắc phục nhược điểm của SR
J
C
Q
Q
K
Complement11
1 Set to 101
0 Clear to 010
Q(t) No change00
Q(t+1)KJ
Complement11
1 Set to 101
0 Clear to 010
Q(t) No change00
Q(t+1)KJ
)(tQ
10
T latch
T latch
Từ JK latch
Nối J với K
T
C
Q
Q
Complement1
Q(t) No change0
Q(t+1)T
Complement1
Q(t) No change0
Q(t+1)T
)(tQ
11
Flip-flop Chủ tớ
Flip-flop Chủ tớ
Gated latch có nhược điểm: xung clock phải đủ ngắn để đảm
bảo nội dung của linh kiện nhớ chỉ cập nhật một lần cho mỗi
xung
Giải pháp: điều khiển theo cấu hình chủ tớ
C
R
S
Q
Q
C
R
S
Q
Q
Master
Latch
Slave
Latch
S
m
R
m
S
s
R
s
Q
Q
C
R
S
Q
Q
12
Flip-flop kích cạnh
Flip-flop kích cạnh
Flip-flop D với chuyển tiếp dương:
D
C
Q
Q
D
C
Q
Q
Clock
Chuyển tiếp lề
dương
Output
cannot
change
CK D Q
+
Q
+
0
1
0 x
1 x
0 1
1 0
Khoâng ñoåi
Khoâng ñoåi
13
D-FF kích cạnh lên
Time
Biểu đồ trạng thái
Đồ thị dạng tín hiệu
14
D-FF kích cạnh xuống
Flip-flop D với chuyển tiếp âm
D
C
Q
Q
15
T-FF kích cạnh
