Chương 4: Hệ tổ hợp pps
Bạn đang xem bản rút gọn của tài liệu. Xem và tải ngay bản đầy đủ của tài liệu tại đây (326.56 KB, 40 trang )
Khoa KTMT Vũ Đức Lung 1
Chương 4: Hệ tổ hợp
Chương 4: Hệ tổ hợp
Mạch 2 mức
Mạch nhiều mức
Mạch cộng (adder)
Bộ trừ (Subtractor)
Bộ cộng/trừ nhị phân
Bộ nhân
Hệ Chuyển Mã (Code Conversion)
Bộ Giải Mã (DECODER)
Bộ Mã Hóa (ENCODER)
Bộ Dồn Kênh (Multiplexer - MUX)
Bộ Phân Kênh (DEMUX)
Bộ So Sánh Độ Lớn (Comparator)
Khoa KTMT Vũ Đức Lung 2
Chương 4: Hệ tổ hợp
Chương 4: Hệ tổ hợp
Mạch tổ hợp (Combinational Circuit) và Mạch tuần tự
(Sequential Circuit)
Sơ đồ khối mạch tổ hợp
Khoa KTMT Vũ Đức Lung 3
Mạch 2 mức
Mạch 2 mức
Các cổng có tính chất bù (NAND, NOR)thường nhanh hơn và
dễ xây dựng hơn các cổng không đảo (AND, OR)
Mạch NAND-NAND
»
Ví dụ: hàm đa số 4 biến f(A,B,C,D) dùng cổng AND-OR và
dùng cổng NAND-NAND
f=ABC+ABD+ACD+BCD
Các ký hiệu cổng NAND
Tích cực 0
Tích cực 1
Khoa KTMT Vũ Đức Lung 4
Mạch 2 mức NOR-NOR
Mạch 2 mức NOR-NOR
Bất kỳ hàm Logic nào cũng có thể mô tả chỉ dùng cổng NOR
Ví dụ: f(A,B,C,D)=(A+B)(B+D)(A+D)(C+D)(B+C)(A+C)
Tích cực 0 Tích cực 1
Khoa KTMT Vũ Đức Lung 5
Cổng XOR và cổng tương đương
Cổng XOR và cổng tương đương
XOR:
XNOR:
VD:
Hàm so sánh bằng của 2 số 2 bit dùng cổng XNOR
YXYXYX
+=⊕
YXXYYX +=⊗
7
XOR
ABCCBAf
BCACBAf
+=
+=
2
1
XNOR = XOR ?
Khoa KTMT Vũ Đức Lung 6
Mạch nhiều mức
Mạch nhiều mức
Dùng trong tình huống mạng 2 mức không được ưa chuộng
hoặc không khả thi
Khả năng Fan-in, Fan-out
Ví dụ: hàm f=ABC+ABD+ACD+BCD chỉ dùng các cổng 2
đầu vào và 1 đầu ra
Đôi khi giúp tối thiểu hóa hàm logic
–
VD: Z=AC+AD+AE+BC+BD+BE+CD
Khoa KTMT Vũ Đức Lung 7
Các bước thiết kế mạch tổ hợp
Các bước thiết kế mạch tổ hợp
1. Xác định bài toán để đi đến kết luận
có những đầu nhập, xuất nào
2. Lập bảng chân trị xác định mối quan
hệ giữa nhập và xuất
3. Dựa vào bảng chân trị, xác định hàm
cho từng ngõ ra
4. Tìm biểu thức rút gọn của từng ngõ ra
phụ thuộc vào các biến ngõ vào
5. Vẽ sơ đồ mạch theo các hàm đã đơn
giản.
Prose
Logic
Expression
Minimized
Logic
Expression
Software/
Hardware
System
Synthesis
Implementation
Khoa KTMT Vũ Đức Lung 8
Mạch cộng (adder)
Mạch cộng (adder)
Bảng chân trị và mạch cho bộ nửa cộng
Bộ nửa cộng (half adder)
A B Sum Carry
0 0 0 0
0 1 1 0
1 0 1 0
1 1 0 1
B
Carry
A
Sum
2
AND2
1
XOR
H.A
S
C
A
B
Khoa KTMT Vũ Đức Lung 9
Mạch cộng (adder)
Mạch cộng (adder)
Bộ cộng đầy đủ(Full Adder)
FA
S
C
out
A
C
in
B
Khoa KTMT Vũ Đức Lung 10
Bộ cộng n bit
Bộ cộng n bit
Khoa KTMT Vũ Đức Lung 11
IC cộng nhị phân 4 bit 74LS283
IC cộng nhị phân 4 bit 74LS283
Vcc
B2
A2
S2
A3
12
B3
11
S3
9
C4
15
14
13
16
10
S1
B1
A1
S0
A0
5
B0
6
C0
GND
2
3
4
1
7
8
Khoa KTMT Vũ Đức Lung 12
Bộ trừ (Subtractor)
Bộ trừ (Subtractor)
Bộ trừ bán phần (H.S):
–
Bộ trừ bán phần là hệ tổ hợp có 2 ngõ vào x, y; 2 ngõ ra D (Difference)
và B (Borrow). Hệ có nhiệm vụ thực hiện phép trừ số học 2 bit nhị
phân x - y.
D
B
x
y
.
.
Khoa KTMT Vũ Đức Lung 13
Bộ trừ (tt)
Bộ trừ (tt)
Bộ trừ toàn phần (F.S): phép trừ số học 3 bit x - y - z (z biểu
diễn cho bit mượn từ ví trị có trọng số nhỏ hơn gởi tới)
D = z
⊕
(x
⊕
y)
B = x y + z (x
⊕
y)
Khoa KTMT Vũ Đức Lung 14
Bộ trừ nhị phân n bit
Bộ trừ nhị phân n bit
Có 2 cách : Ghép n bộ trừ toàn phần FS và Thực hiện phép cộng với bù
2 của số trừ.
VD: Bộ trừ nhị phân 3 bit (cách 2)
Kết quả: C3 = 1 kết quả dương, C3 = 0 kết quả là số âm
Khoa KTMT Vũ Đức Lung 15
Bộ cộng/trừ nhị phân
Bộ cộng/trừ nhị phân
Kết hợp phép cộng và trừ trên cùng một bộ cộng nhị phân.
Sử dụng thêm 1 biến điều khiển T:
T = 0 thực hiện phép cộng, T= 1 thực hiện phép trừ. Ta thấy
phép cộng và phép trừ khác nhau ở ngõ vào y
i
và C
0
.
Khoa KTMT Vũ Đức Lung 16
Bộ cộng/trừ nhị phân 3 bit
Bộ cộng/trừ nhị phân 3 bit
Khoa KTMT Vũ Đức Lung 17
Mạch nhân
Mạch nhân
Nhân hai số 4 bit
1 1 0 1
X 1 0 1 1
1 1 0 1
+ 1 1 0 1
0 0 0 0
1 1 0 1
1 0 0 0 1 1 1 1
Khoa KTMT Vũ Đức Lung 18
Hệ Chuyển Mã (Code Conversion)
Hệ Chuyển Mã (Code Conversion)
Hệ chuyển mã là hệ tổ hợp có nhiệm vụ là cho 2 hệ thống
tương thích với nhau, mặc dù mỗi hệ thống dùng mã nhị phân
khác nhau.
Hệ chuyển mã có ngõ vào cung cấp các tổ hợp mã nhị phân A
và các ngõ ra tạo ra các tổ hợp mã nhị phân B. Như vậy, ngõ
vào và ngõ ra phải có số lượng từ mã bằng nhau.
Vd: Thiết kế hệ chuyển mã từ mã BCD (A,B,C,D) thành mã BCD quá
3(W,X,Y,Z)
Khoa KTMT Vũ Đức Lung 19
Bộ Giải Mã (DECODER)
Bộ Giải Mã (DECODER)
Chuyển từ mã nhị phân thuần túy n bit ở ngõ vào thành mã
nhị phân 1 trong m ở ngõ ra (m = 2
n
).
–
giá trị i của tổ hợp nhị phân ở ngõ vào, thì ngõ ra thứ i sẽ tích cực và
các ngõ ra còn lại sẽ không tích cực.
–
Có 2 dạng: ngõ ra tích cực cao (mức 1) và ngõ ra tích cực thấp (mức
0).
Khoa KTMT Vũ Đức Lung 20
Bộ Giải Mã (tt)
Bộ Giải Mã (tt)
Bộ giải mã ngõ ra tích cực cao: Y
i
= m
i
(i = 0, 1, , 2
n-1
)
Khoa KTMT Vũ Đức Lung 21
Bộ Giải Mã (tt)
Bộ Giải Mã (tt)
Bộ giải mã ngõ ra tích cực thấp: Yi = Mi
1
Khoa KTMT Vũ Đức Lung 22
Bộ Giải Mã (tt)
Bộ Giải Mã (tt)
Bộ giải mã có ngõ vào cho phép
Khoa KTMT Vũ Đức Lung 23
Trong trường hợp cần mạch giải mã với kích cỡ lớn ta có thể
ghép 2 hay nhiều mạch nhỏ hơn lại để được mạch cần thiết
Ký hiệu Decoder 24
Mở rộng mạch giải mã
Mở rộng mạch giải mã
Khoa KTMT Vũ Đức Lung 24
IC giải mã
IC giải mã
IC 74LS139: là vi mạch có 2 bộ giải mã 2 sang 4 ngõ ra tích
cực thấp
Khoa KTMT Vũ Đức Lung 25
IC giải mã
IC giải mã
IC 74LS138: là vi mạch giải mã 3 sang 8 ngõ ra tích cực thấp
3 ngõ vào chọn CHIP cho phép mở rộng thành 532 ?
-
Dùng 1 IC 74LS139 và 4 IC 74LS138 để tạo Decoder 5 32
-
Dùng 4 IC 74LS138 và 1 cổng đảo
