Báo Cáo Môn Học Vlsi.pdf

Bạn đang xem bản rút gọn của tài liệu. Xem và tải ngay bản đầy đủ của tài liệu tại đây (2.88 MB, 49 trang )

<span class="text_page_counter">Trang 1</span><div class="page_container" data-page="1">

<b>CÂU 1: TRÌNH BÀY MẶT CẮT NGANG VÀ QUY TRÌNH CHẾ TẠOCỔNG ĐẢO CMOS?</b>

Trong sơ đồ này, cổng đảo được tạo ra trên substrate loại p.

Transistor NMOS có miền nguồn và miền máng loại n và miền cổngpolysilicon bên trên một lớp mỏng silicon dioxide SiO (nên còn được gọi là oxide<small>2 </small>cổng).

Transistor PMOS có cấu trúc tương tự với miền nguồn và miền máng loại p.Transistor PMOS yêu cầu miền thân (body) loại n nên n-well được khuếchtán vào substrate trong vùng lân cận.

Các miền polysilicon của hai Transistor được nối với nhau tạo thành ngõ vàoA.

</div><span class="text_page_counter">Trang 2</span><div class="page_container" data-page="2">

Miền nguồn Transistor NMOS được nối với đường kim loại GND, còn miềnnguồn của Transistor PMOS được nối với đường kim loại V . <small>DD</small>

Các miền máng của hai Transistor được nối bằng kim loại để tạo thành ngõra Y.

Một lớp SiO dày hơn gọi là oxide trường (field oxide) ngăn ngừa không cho<small>2</small>kim loại nối tắt với những lớp khác, ngoại trừ nơi mà các tiếp xúc được khắc acid.

Substrate phải được nối với điện áp thấp để tránh, không phân cực thuận tiếpgiáp p – n giữa substrate loại p và nguồn máng loại n của NMOS. Tương tự, n-<small>+</small>well phải được nối với điện áp cao

<b>CÂU 2: NÊU QUY TRÌNH CHẾ TẠO TRANSISTOR CMOS VỚI CHẤTNỀN BÁN DẪN LOẠI N</b>

Cổng đảo được xác định bởi một tập gồm 6 mặt nạ: n-well, polysilicon,khuếch tán n+ (n+ diffusion), khuếch tán p+ (p+ diffusion), các tiếp xúc và kimloại. Các mặt nạ là khuôn mẫu tạo ra những thành phần trên chip.

Việc chế tạo CMOS có thể đạt được bằng cách tích hợp cả hai transistorNMOS và PMOS trên cùng một đế chip. Để tích hợp các thiết bị NMOS và PMOSnày trên cùng một chip, cần có các vùng đặc biệt được gọi là giếng (well), trong đóloại bán dẫn và loại chất nền đối nghịch nhau. Tức là p-well phải được tạo ra trênsubstrate loại n ngược lại n-well phải được tạo ra trên substrate loại p.

Cụ thể, ta xét quy trình thực hiện chế tạo CMOS trên một đế wafer bán dẫnloại n, trong đó transistor PMOS được chế tạo trên chất nền loại n và transistorNMOS được chế tạo trong miền giếng p (p-well). Quy trình chế tạo thiết bị nàyđược thực hiện theo cơng nghệ xử lý p-well. Quy trình này được thực hiện gồm cácbước cơ bản như sau:

Bước 1: Chuẩn bị wafer với chất nền loại p (p-substrate)

</div><span class="text_page_counter">Trang 3</span><div class="page_container" data-page="3">

Quá trình được thực hiện bắt đầu bằng wafer với chất nền loại p

Bước 2: Q trình Oxi hóa wafer

Trước tiên Wafer được oxi hóa trong lị nung ở nhiệt độ cao (thường từ900<small>o</small>C đến 1200 C) làm cho Si và O phản ứng với nhau tạo thành SiO2 trên bề mặt<small>o</small>

<small>2</small>của Wafer.

Bước 3: Phủ chất cản quang (photoresist)

Chất cản quang (photoresist) làm mềm Oxide nơi được phơi ra ánh sáng, sẽđược phủ lên trên Wafer.

Bước 4: Sử dụng phương pháp quang khắc theo mặt nạ n-well

Chiếu tia UV vào chất cản quang qua mặt nạ n-well để hình thành miềnkhuếch tán.

</div><span class="text_page_counter">Trang 4</span><div class="page_container" data-page="4">

Bước 5: Loại bỏ photoresist

Theo mặt nạ p-well vùng chất cản quang nơi anh sáng trực tiếp chiếu vào sẽbị loại bỏ để phô ra lớp Oxide.

Bước 6: Loại bỏ SiO <small>2</small>

Phần Oxide nơi không được bảo vệ bởi chất cản quang sẽ bị loại bỏ theo kỹthuật khắc acid hydrofloruoric (HF)

Bước 7: Loại bỏ toàn bộ chất cản quang

Phần chất cản quang còn lại sẽ được lột bỏ bằng cách sử dụng một hỗn hợpacid được gọi là khắc acid piranha.

</div><span class="text_page_counter">Trang 5</span><div class="page_container" data-page="5">

Bước 8: Hình thành p-well.

p-well được tạo thành ở nơi mà substrate không được phủ bởi oxide. Haiphương pháp này để đưa vào chất kích tạp là khuếch tán (diffusion) và cấy ion (ionimplantation). Trong quá trình khuếch tán, Wafer được đặt vào trong một lò nungcùng với khí chứa chất kích tạp. Khi được nung nóng, các nguyên tử chất kích tạpsẽ khuếch tán vào trong substrate.

Bước 9: Loại bỏ lớp oxide còn lạiDùng axit (HF) loại bỏ SiO2 cịn lại.

Bước 10: Hình thành Polysilicon

Tiếp theo, miền cổng của các Transistor được tạo thành. Những miền nàybao gồm Silicon đa tinh thể, thường được gọi là polysilicon, bên trên lớp oxidemỏng. Quá trình lắng đọng hơi hóa học (CVD) được sử dụng để lắng đọng một lớpoxide cổng rất mỏng. Kế đến, Wafer được đặt vào trong lị phản ứng cùng với khísilane (SiH ) và được nung nóng một lần nữa để phát triển lớp Polysilicon được<small>4</small>kích tạp nhiều (nặng) để tạo thành chất dẫn điện đủ tốt.

</div><span class="text_page_counter">Trang 6</span><div class="page_container" data-page="6">

Bước 13: Lặp lại quy trình quang khắc theo mặt nạ p-diffusion.

Hình thành các miền khuếch tán bằng mặt nạ p-diffusion, phơi bày nhữngmiền ở đó chất kích tạp được cấy ion hoặc khuếch tán.

</div><span class="text_page_counter">Trang 7</span><div class="page_container" data-page="7">

Chất pha tạp loại p (p +) được khuếch tán hoặc cấy ion, và ba miền p + đượchình thành để tạo ra các cực của PMOS và tiếp xúc với p-well. Lưu ý rằng miềncổng Polysilicon bên trên Transistor NMOS sẽ ngăn chặn sự khuếch tán nên miềnnguồn và miền máng được cách ly bởi một kênh bên dưới miền cổng. Điều nàyđược gọi là quá trình tự sắp hàng (self alifned process).

Bước 14: Tiếp tục loại bỏ oxide Lớp oxide bảo vệ cịn lại được lột bỏ

Bước 15: Hình thành n-diffusion

Q trình được lặp lại đối với mặt nạ n-diffusion tương tự như quá trình diffusion ở trên, các vùng n-diffusion được hình thành để tạo các cực của NMOSvà tiếp xúc n-substrate.

p-Bước 16: Phủ lớp oxide trường

</div><span class="text_page_counter">Trang 8</span><div class="page_container" data-page="8">

Oxide trường dày được phủ lên chip để cách ly Wafer khỏi kim loại và đượcđịnh khuôn mẫu bằng mặt nạ tiếp xúc. Lớp oxide trường dày được hình thành ở tấtcả các vùng trừ các cực của PMOS và NMOS, nơi muốn kết nối với kim loại.

Bước 17: Phủ kim loại

Aluminium (kim loại nhơm) sẽ được thổi lên trên tồn bộ Wafer, lấp đầy cácđường cắt tiếp xúc (contacts).

Bước 18: Loại bỏ kim loại thừa

Kim loại được định khuôn mẫu bằng mặt nạ kim loại và được khắc acid thểplasma để loại bỏ kim loại thừa.

Bước 19: Hình thành các miền cực

Các cực của transistor PMOS và NMOS được tạo ra từ các khoảng trốngtương ứng.

</div><span class="text_page_counter">Trang 9</span><div class="page_container" data-page="9">

Bước 20: Gán tên các cực của NMOS và PMOS.

Những quá trình xử lý tiên tiến cũng có thể có 5 lớp kim loại hoặc nhiều hơnnữa, do vậy các kim loại và tiếp xúc phải được lặp lại cho từng lớp.

<b>CÂU 3: NÊU QUY TRÌNH CHẾ TẠO CÁC TRANSISTOR CMOS VỚI CHẤT NỀN BÁN DẪN LOẠI P?</b>

</div><span class="text_page_counter">Trang 10</span><div class="page_container" data-page="10">

Cụ thể, ta xét quy trình thực hiện chế tạo CMOS trên một đế wafer bán dẫnloại p, trong đó transistor NMOS được chế tạo trên chất nền loại p và transistorPMOS được chế tạo trong miền giếng n (n-well). Quy trình chế tạo thiết bị nàyđược thực hiện theo cơng nghệ xử lý n-well. Quy trình này được thực hiện gồm cácbước cơ bản như sau:

Bước 1: Chuẩn bị wafer với chất nền loại p (p-substrate)Quá trình được thực hiện bắt đầu bằng wafer với chất nền loại p

Bước 2: Q trình Oxi hóa wafer

Trước tiên Wafer được oxi hóa trong lò nung ở nhiệt độ cao (thường từ900<small>o</small>C đến 1200 C) làm cho Si và O phản ứng với nhau tạo thành SiO2 trên bề mặt<small>o</small>

<small>2</small>của Wafer.

Bước 3: Phủ chất cản quang (photoresist)

Chất cản quang (photoresist) làm mềm Oxide nơi được phơi ra ánh sáng, sẽđược phủ lên trên Wafer.

</div><span class="text_page_counter">Trang 11</span><div class="page_container" data-page="11">

Bước 4: Sử dụng phương pháp quang khắc theo mặt nạ n-well

Chiếu tia UV vào chất cản quang qua mặt nạ n-well để hình thành miềnkhuếch tán.

Bước 5: Loại bỏ photoresist

Theo mặt nạ n-well vùng chất cản quang nơi anh sáng trực tiếp chiếu vào sẽbị loại bỏ để phô ra lớp Oxide.

Bước 6: Loại bỏ SiO <small>2</small>

Phần Oxide nơi không được bảo vệ bởi chất cản quang sẽ bị loại bỏ theo kỹthuật khắc acid hydrofloruoric (HF)

</div><span class="text_page_counter">Trang 12</span><div class="page_container" data-page="12">

Bước 7: Loại bỏ toàn bộ chất cản quang

Phần chất cản quang còn lại sẽ được lột bỏ bằng cách sử dụng một hỗn hợpacid được gọi là khắc acid piranha.

Bước 8: Hình thành n-well.

n-well được tạo thành ở nơi mà substrate không được phủ bởi oxide. Haiphương pháp này để đưa vào chất kích tạp là khuếch tán (diffusion) và cấy ion (ionimplantation). Trong quá trình khuếch tán, Wafer được đặt vào trong một lị nungcùng với khí chứa chất kích tạp. Khi được nung nóng, các ngun tử chất kích tạpsẽ khuếch tán vào trong substrate.

Bước 9: Loại bỏ lớp oxide còn lạiDùng axit (HF) loại bỏ SiO2 còn lại.

Bước 10: Hình thành Polysilicon

Tiếp theo, miền cổng của các Transistor được tạo thành. Những miền nàybao gồm Silicon đa tinh thể, thường được gọi là polysilicon, bên trên lớp oxide

</div><span class="text_page_counter">Trang 13</span><div class="page_container" data-page="13">

(4) Tiếp theo là phủ lên trên một lớp oxide mỏng, lớp oxide này cuối cùngđể tạo thành oxide cổng của Transistor MOS như minh họa trong hình 1.9 (d).

(5) Trên lớp oxide mỏng, một lớp polysilicon (silic đa tinh thể) được lắngđọng. Polysilicon được sử dụng làm vật liệu điện cực cổng cho Transistor MOS.Polysilicon khơng pha tạp có điện trở suất tương đối cao. Tuy nhiên, có thể làmgiảm điện trở suất của polysilicon bằng cách pha tạp chất đó với các nguyên tử tạpchất.

(6) Sau khi lắng đọng, lớp polysilicon được định khuôn và khắc axit để tạothành các miền khuếch tán loại p (p diffusion).

</div><span class="text_page_counter">Trang 14</span><div class="page_container" data-page="14">

(7) Ơxít cổng mỏng không được bao phủ bởi polysilicon cũng được loại bỏ,làm lộ ra bề mặt wafer nơi tạo thành miền khuếch tán n để hình thành 2 cực nguồnvà máng.

(9) Tồn bộ bề mặt silicon sau đó được pha tạp với nồng độ tạp chất cao,thông qua khuếch tán hoặc cấy ion để tạo vùng p diffusion. Sự pha tạp tại các vùngtiếp xúc trên bề mặt wafer tạo ra hai vùng khuếch tán loại p (tiếp giáp nguồn vàmáng) trong chất nền loại p. Sự pha tạp tạp chất cũng xâm nhập vào polysilicontrên bề mặt, làm giảm điện trở suất của nó.

(10) Sau khi hồn thành các cực nguồn và máng, toàn bộ bề mặt lại đượcbao phủ bởi một lớp silicon dioxide cách điện.

</div><span class="text_page_counter">Trang 15</span><div class="page_container" data-page="15">

(11) Sau đó, lớp oxide cách điện được tạo hình nơi cần hình thành các miềntiếp xúc (contact) cho các tiếp xúc nguồn và máng, như minh họa trong.

(12) Sau cùng, aluminium (kim loại nhôm) sẽ được thổi lên trên toàn bộWafer, lấp đầy các đường cắt tiếp xúc.

Việc thổi sẽ kéo theo việc bắn phá aluminium ở dạng hơi sẽ phủ đồng đềuWafer. Kim loại được định khuôn mẫu bằng mặt nạ kim loại và được khắc acid thểplasma để loại bỏ kim loại ở mọi nơi ngoại trừ nơi những dây dẫn cần được giữnguyên. Điều này sẽ hồn tất q trình chế tạo đơn giản.

<b>CÂU 6: TRÌNH BÀY CÁC CHẾ ĐỘ LÀM VIỆC CỦA MOS TRANSISTOR?</b>

</div><span class="text_page_counter">Trang 16</span><div class="page_container" data-page="16">

Để xem khả năng làm việc của transistor MOS trước tiên ta xem xét các cấutrúc MOS ở dạng cách ly giữa cổng với thân và chưa hình thành nguồn, máng haycòn biết đến với tên gọi tụ điện MOS được biểu diễn trên hình vẽ.

Giả sử thân của MOS Transistor loại p với hạt mang điện là lỗ trống. Thânđược nối đất và ta đặt một điện áp vào cổng. Oxide cổng là chất cách điện tốt nênhầu như khơng có dịng điện nào di chuyển từ cổng đến thân.

Chúng ta có thể hiểu hoạt động của tụ điện MOS trong các điều kiện phâncực khác nhau các chế độ này được minh họa và giải thích như các hình dưới đây.

Điện áp âm được đặt vào cổng nên có điện tích âm trên cổng. Lỗ linh động

<b>mang điện dương bị thu hút đến miền bên dưới cổng. Điều này được gọi là chế độtích lũy (accumulation mode).</b>

Điện áp dương nhỏ được đặt vào cổng, dẫn đến điện tích dương trên cổng.

<b>Lỗ trên thân bị đẩy ra xa khỏi miền ngay bên dưới cổng, dẫn đến miền suy biếnhay nghèo hạt mang điện (depletion region) được hình thành bên dưới cổng.</b>

</div><span class="text_page_counter">Trang 17</span><div class="page_container" data-page="17">

Điện áp dương cao hơn vượt quá điện áp ngưỡng (threshold voltage) tới hạnV<small>t</small> đặt vào cổng, thu hút nhiều điện tích dương hơn đến cổng. Lỗ bị đẩy ra xa thêmnữa và một lượng nhỏ điện tử tự do trong thân bị thu hút đến miền bên dưới cổng.

<b>Lớp điện tử dẫn điện này trong thân loại p được gọi là lớp nghịch chuyển</b>

(inversion layer).

Điện áp ngưỡng phụ thuộc vào lượng chất kích tạp trong thân và bề dày t<small>ox</small>của oxide. Điện áp ngưỡng thường dương như trong thí dụ này nhưng có thể đượcsắp đặt để có giá trị âm.

<b>CÂU 7: TRÌNH BÀY CÁC CHẾ ĐỘ LÀM VIỆC CỦA NMOSTRANSISTOR?</b>

Transistor NMOS với cực nguồn nối đất. Nếu đặt điện áp cổng-nguồn V<small>gs</small>nhỏ hơn điện áp ngưỡng V . Nguồn và máng có điện tử tự do. Thân có lỗ trống,<small>t</small>khơng có điện tử tự do. Các tiếp giáp (junction) giữa thân và nguồn hoặc thân vàmáng được phân cực nghịch nên hầu như khơng có dịng điện chạy qua. Chế độhoạt động này gọi là ngưng (cutoff).

</div><span class="text_page_counter">Trang 18</span><div class="page_container" data-page="18">

Đặt điện áp cổng – nguồn V lớn hơn điện áp ngưỡng V . Lúc này, miền<small>gst</small>nghịch chuyển điện tử tự do được gọi là kênh (channel) sẽ nối nguồn với máng, tạora đường dẫn điện. Số hạt mang điện và độ dẫn điện tăng theo điện áp cổng.

Sai biệt điện áp giữa máng và nguồn là V = V –V . Nếu V = 0 (nghĩa là<small>dsgsgdds</small>V<small>gs</small> = V ) khơng có trường điện nào có khuynh hương đẩy dịng điện từ máng đến<small>gd</small>nguồn. (Có kênh dẫn nhưng chưa có dịng dẫn)

Khi có điện áp dương nhỏ V đặt vào máng dòng điện I chạy ngang qua<small>dsds</small>kênh từ máng đến nguồn. Chế độ hoạt động này được đặt tên là tuyến tính (linear),có tính điện trở (resistive), khơng bão hịa (unsaturated nonsaturated), dòng điệntăng theo điện áp máng lẫn điện áp cổng.

Nếu V trở nên đủ lớn dẫn đến V < V , khơng cịn kênh nghịch chuyển vá<small>dsgd t</small>bị thắt ở gần máng (pinched-off).

</div><span class="text_page_counter">Trang 19</span><div class="page_container" data-page="19">

Tuy nhiên, sự dẫn điện vẫn được tạo ra bởi sự trôi điện tử dưới ảnh hưởngcủa điện áp máng dương. Khi điện tử đạt đến đầu cuối của kênh, điện tử bị tiêmvào trong miền nghèo hạt mang điện gần máng và được gia tốc đến hướng máng.Lúc này, dòng điện I chỉ bị điều khiển bởi điện áp cổng và khơng cịn bị ảnh<small>ds</small>hưởng bởi máng. Chế độ này được gọi là bão hịa (saturation).

Tóm lại, Transistor NMOS có 3 chế độ hoạt động. Nếu V < V Transistor<small>gst</small>ngưng dẫn (hay tắt) (cutoff) và khơng có dịng điện. Nếu V > V và V nhỏ,<small>gs tds</small>Transistor hoạt động như một điện trở tuyến tính trong đó dịng điện tỷ lệ với V .<small>ds</small>Nếu V > V và V lớn, Transistor hoạt động như một nguồn dòng điện (current<small>gstds</small>source) trong đó dịng điện trở nên độc lập với V .<small>ds</small>

<b>CÂU 8: TRÌNH BÀY CÁC CHẾ ĐỘ LÀM VIỆC CỦA PMOSTRANSISTOR?</b>

Transistor PMOS hoạt động theo cách ngược lại. Thân loại n được nối vớiđiện áp cao nên các tiếp giáp với nguồn và máng loại p bình thường được phân cựcngược. Khi cổng cũng có điện áp cao, khơng có dịng điện nào giữa máng vànguồn. Khi điện áp cổng giảm xuống khoảng điện áp ngưỡng V , lỗ bị hút để hình<small>t</small>thành kênh loại p ngay bên dưới cổng, cho phép dòng điện chạy giữa máng đếnnguồn. Điện áp ngưỡng của hai loại transistor không nhất thiết phải bằng nhau, nênta sử dụng thuật ngữ V và V để phân biệt điện áp ngưỡng của transistor NMOS<small>tntp</small>và transistor PMOS.

</div><span class="text_page_counter">Trang 20</span><div class="page_container" data-page="20">

Tương tự, Transistor NMOS ta có các chế độ làm việc của Transistor PMOStheo các hình vẽ dưới đây:

</div><span class="text_page_counter">Trang 21</span><div class="page_container" data-page="21">

<b>CÂU 9: TRÌNH BÀY BIỂU THỨC DÒNG ĐIỆN VÀ VẼ ĐẶC TUYẾN I – VĐỐI VỚI TRANSISTOR MOS GIẢI THÍCH CÁC VÙNG KHÁC NHAU?</b>

Như đã giới thiệu ở trên, Transistor MOS có 3 miền hoạt động:- Miền ngưng (cutoff) hoặc dưới ngưỡng (subthreshold).- Miền tuyến tính hoặc khơng bão hịa.

- Miền bão hịa.

Trong miền cutoff (V < V ) khơng có kênh và hầu như dòng điện từ máng<small>gst</small>đến nguồn bằng 0. Trong những miền khác, cổng thu hút hạt mang điện (điện tử)để tạo thành kênh. Điện tử trôi từ nguồn đến máng ở tốc độ tỉ lệ với trường điệngiữa các miền này. Vậy thì ta có thể tính dịng điện nếu ta biết lượng điện tíchtrong kênh và tốc độ ở đó hạt mang điện di chuyển.

Ta biết rằng điện tích trên mỗi bản tụ điện là Q = CV. Như vậy, điện tíchtrong kênh Q<small>channel</small> là:

</div><span class="text_page_counter">Trang 22</span><div class="page_container" data-page="22">

V<small>gc</small> -V là lượng điện áp thu hút điện tích đến kênh vượt q mức tối<small>t</small>thiểu cần có để nghịch chuyển từ p thành n.

Điện áp cổng được tham chiếu đối với kênh, kênh không nối đất. Nếu nguồncó điện áp là V và máng là V , giá trị trung bình là V<small>sdc</small>

2V VV

</div><span class="text_page_counter">Trang 23</span><div class="page_container" data-page="23">

Trong đó hằng số điện mơi ε đối với SIO và ε là hằng số điện môi của<small>ox20</small>chân không, 8.85 x 10 F/cm.<small>-14</small>

Thông thường số hạng ε<small>ox</small>/t<small>ox </small>được gọi là C , điện dung mỗi đơn vị diện tích<small>ox</small>của oxide cổng.

Mỗi hạt mang điện trong kênh được tăng tốc đến vận tốc trung bình tỉ lệ vớitrường điện biên (lateral electric field), chẳng hạn trường điện giữa nguồn vàmáng. Hằng số tỉ lệ µ được gọi là độ linh động (mobility)

v = µE

Trường điện E là sai biệt giữa điện áp nguồn và máng V chia cho chiều dài<small>ds</small>kênh.

Thời gian cần có để hạt mang điện đi ngang qua kênh bằng chiều dài kênhchia cho vận tốc của hạt mang điện L/v. Do vậy, dòng điện giữa nguồn và máng làlượng tổng điện tích trong kênh chia cho thời gian cần có để đi ngang qua kênh.

</div><span class="text_page_counter">Trang 24</span><div class="page_container" data-page="24">

Phương trình trên mơ tả miền hoạt động tuyến tính với V > V , nhưng V<small>gs tds</small>tương đối nhỏ. Miền này được gọi là tuyến tính hoặc có tính điện trở là do V /2 <<small>ds</small>V<small>gs</small> - V hầu như tăng tuyến tính theo V , giống như một điện trở lý tưởng. Các<small>tds</small>thơng số phụ thuộc vào hình học và cơng nghệ đôi khi được gom chung thành hệsố duy nhất β. Không nên nhầm lẫn công dụng này của β với cùng ký hiệu được sửdụng cho tỉ số dòng điện cực thu trên dòng điện cực nên trong Transistor lưỡng cực(biporlar Transistor).

Một số sách gộp các thông số phụ thuộc cơng nghệ thành một hằng có tên làk’

k' = µC<small>ox</small>

Tuy nhiên, nếu V<small>ds</small> V<small>dsat</small> V<small>gs</small> V<small>t</small>

kênh khơng cịn bị nghịch chuyển trongvùng lân cận của máng, ta bảo kênh bị thắt (pinched-off). Vượt qua điểm này, đượcgọi là điện áp máng bão hòa, việc tăng điện áp máng khơng cịn ảnh hưởng đếndịng điện nữa. Thay thế V ở điểm dịng điện cực đại, ta tìm được biểu thức của<small>ds</small>

dòng điện bão hòa độc lập với V . Biểu thức này hợp lệ với <small>ds</small> V<sup>gs</sup> V<sup>t</sup>

và