Chương 3: Cấu trúc phần cứng
hệ vi điều khiển
TS. Trần Văn Hưng
Bộ môn: Kỹ thuật điện tử
Nội dung
3.1 Các kiến trúc vi điều khiển
3.2 Khái quát họ vi điều khiển MCS51
3.3 Cấu trúc AT89C52
3.3.1 Các cổng vào ra (I/O port)
3.3.2 Các tín hiệu điều khiển
3.3.3 Tổ chức bộ nhớ
3.3.4 Giới thiệu tập lệnh
3.3.5 Timer – Mạch định thời
3.3.6 Serial Port – cổng nối tiếp
3.3.7 Interupt – Hoạt động ngắt
3.4 Phần cứng tối thiểu của họ MCS51
Nội dung
3.1 Các kiến trúc vi điều khiển
3.2 Khái quát họ vi điều khiển MCS51
3.3 Cấu trúc AT89C52
3.3.1 Các cổng vào ra (I/O port)
3.3.2 Các tín hiệu điều khiển
3.3.3 Tổ chức bộ nhớ
3.3.4 Giới thiệu tập lệnh
3.3.5 Timer – Mạch định thời
3.3.6 Serial Port – cổng nối tiếp
3.3.7 Interupt – Hoạt động ngắt
3.4 Phần cứng tối thiểu của họ MCS51
3.1 Các kiến trúc vi điều khiển

Nội dung

3.1 Các kiến trúc vi điều khiển
3.2 Khái quát họ vi điều khiển MCS51
3.3 Cấu trúc AT89C52
3.3.1 Các cổng vào ra (I/O port)
3.3.2 Các tín hiệu điều khiển
3.3.3 Tổ chức bộ nhớ
3.3.4 Giới thiệu tập lệnh
3.3.5 Timer – Mạch định thời
3.3.6 Serial Port – cổng nối tiếp
3.3.7 Interupt – Hoạt động ngắt
3.4 Phần cứng tối thiểu của họ MCS51
3.2 Họ vi điều khiển MCS51
• 8051 là vi điều khiển đầu tiên của họ VĐK MCS51 được Intel
sản xuất vào năm 1980. Một số tính năng cơ bản của họ
MCS51 kinh điển:
– CPU 8 bit được thiết kế tối ưu cho các ứng dụng điều khiển
– Có khả năng xử l{ các bit logic
– Không gian bộ nhớ chương trình 64KB
– Không gian bộ nhớ dữ liệu 64KB
– Tích hợp 4KB bộ nhớ chương trình, 128 byte RAM trên chip
– có 32 đường vào ra 2 chiều có thể định địa chỉ đến từng bit
– Tích hợp 2 timer 16 bit
– Tích hợp UART song công (Universal Asynchronous Receiver
Transmitter)
– Cấu trúc ngắt với 6 nguồn/5 vector ở 2 mức khác nhau
– Tích hợp mạch dao động trên chip.
8051

89C51
• 89C51 thuộc họ MCS51

• 4Kbyte EPROM (1000 chu kz ghi/xóa)
• 128 byte RAM
• 32 bit (4 cổng) I/O
• 2 Timer/Counter 16bit
• 6 nguồn ngắt
So sánh bộ nhớ một số chip trong họ MCS51:

Nội dung
3.1 Các kiến trúc vi điều khiển
3.2 Khái quát họ vi điều khiển MCS51
3.3 Cấu trúc AT89C52
3.3.1 Các cổng vào ra (I/O port)
3.3.2 Các tín hiệu điều khiển
3.3.3 Tổ chức bộ nhớ
3.3.4 Giới thiệu tập lệnh
3.3.5 Timer – Mạch định thời
3.3.6 Serial Port – cổng nối tiếp
3.3.7 Interupt – Hoạt động ngắt
3.4 Phần cứng tối thiểu của họ MCS51
3.3 AT89C52

Nội dung
3.1 Các kiến trúc vi điều khiển
3.2 Khái quát họ vi điều khiển MCS51
3.3 Cấu trúc AT89C52
3.3.1 Các cổng vào ra (I/O port)
3.3.2 Các tín hiệu điều khiển
3.3.3 Tổ chức bộ nhớ
3.3.4 Giới thiệu tập lệnh
3.3.5 Timer – Mạch định thời

3.3.6 Serial Port – cổng nối tiếp
3.3.7 Interupt – Hoạt động ngắt
3.4 Phần cứng tối thiểu của họ MCS51
3.3.1 Các cổng vào/ra (I/O port) (1/3)
• Port 0: là port 8bit có 2 chức năng:
– Là I/O đối với các thiết kế cỡ nhỏ (không dùng bộ nhớ mở rộng)
– Là byte thấp của Add/Data bus khi thiết kế có sử dụng bộ nhớ
mở rộng
• Port 1: là I/O port 8bit
• Port 2: là port 8bit có 2 chức năng:
– Là I/O port đối với các thiết kế cỡ nhỏ (không dùng bộ nhớ mở
rộng)
– Là byte cao của add/data bus khi thiết kế có sử dụng bộ nhớ
mở rộng
• Port 3 (cổng 3): là port 8bit có nhiều chức năng:
– Là I/O port
– Có công dụng chuyển đổi có liên hệ với các tính năng đặc biệt
của 89c52
3.3.1 Các cổng vào/ra (I/O port) (2/3)

3.3.1 Các cổng vào/ra (I/O port) (3/3)
• Các chân của P0 không có điện trở treo (internal pull-up), ngoại
trừ lúc làm việc như bus dữ liệu/địa chỉ bên ngoài; điện trở treo
có thể được dùng với P0 tùy theo đặc tính của thiết bị phối ghép
với cổng;
• Port 0 with Pull-Up Resistors Port 3 Alternate Functions

Nội dung
3.1 Các kiến trúc vi điều khiển
3.2 Khái quát họ vi điều khiển MCS51

3.3 Cấu trúc AT89C52
3.3.1 Các cổng vào ra (I/O port)
3.3.2 Các tín hiệu điều khiển
3.3.3 Tổ chức bộ nhớ
3.3.4 Giới thiệu tập lệnh
3.3.5 Timer – Mạch định thời
3.3.6 Serial Port – cổng nối tiếp
3.3.7 Interupt – Hoạt động ngắt
3.4 Phần cứng tối thiểu của họ MCS51
3.3.2 Các tín hiệu điều khiển (1/2)
• PSEN (Program Store Enable):
– Là tín hiệu để cho phép đọc bộ nhớ chương trình mở rộng (bộ nhớ
ngoài);
– Khi 89C51 đọc mã lệnh từ bộ nhớ chương trình mở rộng thì PSEN được
tích cực (mức thấp) 2 lần trong mỗi chu kz máy;
– Khi 89C51 thi hành chương trình trong ROM nội thì PSEN sẽ ở mức cao;

• ALE/PROG (Program Store Enable)
– ALE (Address Latch Enable) là tín hiệu chốt byte thấp của địa chỉ trong
suốt quá trình truy xuất bộ nhớ ngoài;
– Chân này cũng được làm ngõ vào xung lập trình (PROG) cho EPROM;
– Ở chế độ hoạt động bình thường thì xung ALE có tốc độ bằng 1/6 tần số
dao động trên chip và có thể được dùng làm nguồn xung nhịp cho các
phần khác của hệ thống;
3.3.2 Các tín hiệu điều khiển (2/2)
• EA (External Access):
– Khi truy xuất ROM nội thì chân /EA phải nối nguồn 5V
– Khi truy xuất ROM ngoài thì /EA nối với GND

• RST (Reset): khi tín hiệu này được đưa lên cao trong ít nhất

2 chu kz máy thì sẽ khởi động lại hệ thống

• XTAL1, XTAL2: là ngõ vào và ngõ ra của bộ dao động tạo xung
nhịp
• Nguồn nuôi: dùng nguồn +5V ở chân 40 và GND ở chân 20
Nội dung
3.1 Các kiến trúc vi điều khiển
3.2 Khái quát họ vi điều khiển MCS51
3.3 Cấu trúc AT89C52
3.3.1 Các cổng vào ra (I/O port)
3.3.2 Các tín hiệu điều khiển
3.3.3 Tổ chức bộ nhớ
3.3.4 Giới thiệu tập lệnh
3.3.5 Timer – Mạch định thời
3.3.6 Serial Port – cổng nối tiếp
3.3.7 Interupt – Hoạt động ngắt
3.4 Phần cứng tối thiểu của họ MCS51
3.3.3 Tổ chức bộ nhớ (1/5)
• 89C51 có cả ROM nội và RAM nội, tuy nhiên co
thể mở rộng thêm bằng các thiết bị nhớ bên
ngoài
• RAM nội gồm:



– RAM lưu trữ đa dụng
– RAM được địa chỉ hóa từng bit
– Các bank thanh ghi
– Các thanh ghi chức năng đặc biệt


3.3.3 Tổ chức bộ nhớ (2/5)
• RAM đa dụng có
địa chỉ 30-7FH
• RAM được địa chỉ
hóa từng bit có
địa chỉ từ 20H-
2FH
• Có 4 bank thanh
ghi, mỗi bank có
8 thanh ghi từ R0
đến R7
3.3.3 Tổ chức bộ nhớ (3/5)

3.3.3 Tổ chức bộ nhớ (4/5)
Thanh ghi PSW







• Các bit RS0 và RS1 dùng để chọn bank thanh ghi
tích cực, trạng thái mặc định thì các thanh ghi này
ở bank 0
3.3.3 Tổ chức bộ nhớ (5/5)
• Thanh ghi B: dùng cùng với thanh ghi A trong các
phép toán nhân và chia
• Con trỏ dữ liệu DPTR:
– Dùng khi truy xuất bộ nhớ ngoài.

– DPTR dùng để xác định địa chỉ của bộ nhớ ngoài cần
truy xuất
• Các thanh ghi port:
– P0,P1,P2,P3;
– Các thanh ghi này được địa chỉ hóa đến từng bit
• Thanh ghi định thời gian: là các thanh ghi điều
khiển hoạt động của timer


Nội dung
3.1 Các kiến trúc vi điều khiển
3.2 Khái quát họ vi điều khiển MCS51
3.3 Cấu trúc AT89C52
3.3.1 Các cổng vào ra (I/O port)
3.3.2 Các tín hiệu điều khiển
3.3.3 Tổ chức bộ nhớ
3.3.4 Giới thiệu tập lệnh
3.3.5 Timer – Mạch định thời
3.3.6 Serial Port – cổng nối tiếp
3.3.7 Interupt – Hoạt động ngắt
3.4 Phần cứng tối thiểu của họ MCS51