BỘ LAO ĐỘNG - THƢƠNG BINH VÀ XÃ HỘI
TRƢỜNG CAO ĐẲNG NGHỀ DỊCH VỤ HÀNG KHÔNG





ĐỀ CƢƠNG BÀI GIẢNG
Kü THUËT Sè
BIÊN SOẠN: PHẠM QUANG VƯỢNG










HƯNG YÊN - 2010

Đề cương bài giảng: Kỹ thuật số

CDHK – 2010 3

MỤC LỤC
MỤC LỤC 3
Bài mở đầu: HỆ THỐNG SỐ VÀ MÃ HÓA 5
1. Các hệ thống số đếm 5
2. Mã hóa số của hệ thập phân 10

Bài 1: QUAN HỆ LOGIC CƠ BẢN VÀ THÔNG DỤNG 11
1. Quan hệ logic và các phƣơng pháp biểu diễn 11
2. Tối thiểu hóa hàm logic. 16
3. Biến đổi sang NAND, NOR và XOR, XNOR. 18
Bài 2: CÁC HỌ VI MẠCH SỐ THÔNG DỤNG 21
1. Mở đầu 21
2. Đặc điểm chung của vi mạch logic. 21
3. Các họ TTL 23
4. Các họ CMOS 24
5. Giao tiếp giữa TTL và CMOS 24
6. Sơ lƣợc về thiết bị logic cho phép lập trình PLD 26
Bài 3: BỘ DỒN KÊNH (MUX) VÀ PHÂN KÊNH (DEMUX) 29
1. Bộ dồn kênh – MUX 29
2. Bộ phân kênh – DEMUX 33
Bài 4: CÁC LOẠI FLIP-FLOP CƠ BẢN 37
1. RS Flip-Flop 37
2. D Flip-Flop 38
3. JK Flip-Flop 39
4. T Flip-Flop 39
Bài 5: MẠCH GHI DỊCH 41
1. Nguyên lý chung 41
2. Phân loại 41
3. Ứng dụng 43
4. Mạch ghi dịch TTL 44
Bài 6: MẠCH ĐẾM 45
1. Phân loại. 45
2. Cấu tạo và nguyên lý làm việc. 45
3. Ứng dụng. 50
4. Mạch đếm TTL và CMOS. 50
Bài 7: MẠCH MÃ HÓA VÀ GIẢI MÃ 52

1. Nguyên lý mã hóa và giải mã 52
2. Thực hiện mã hóa và giải mã bằng cổng logic 52
3. Vi mạch giải mã họ TTL 57
4. Ứng dụng 57
Bài 8: CÁC BỘ NHỚ BÁN DẪN 58
1. Nguyên lý cấu tạo, đặc tính của RAM, ROM 58
2. Phân loại bộ nhớ ROM 60
Bài 9: BIẾN ĐỔI D/A VÀ A/D 62
1. Nguyên lý biến đổi D/A và A/D 62
2. Các tham số cơ bản 63
3. Các mạch biến đổi A/D 63
4. Các mạch biến đổi D/A 66

Đề cương bài giảng: Kỹ thuật số

CDHK – 2010 5

Bài mở đầu: HỆ THỐNG SỐ VÀ MÃ HÓA
1. Các hệ thống số đếm
1.1. Các hệ thống số đếm sử dụng trong kỹ thuật số
Trong một hệ thống số đếm bất kỳ, một con số đƣợc biểu diễn dƣới dạng một dãy
các chữ số liên tiếp. Nhƣ vậy, ứng với mỗi tập hợp các chữ số dùng để biểu diễn các
con số chúng ta có một hệ thống đếm khác nhau. Ngƣời ta gọi cơ số của hệ đếm là
chữ số khác nhau dùng để biểu diễn các con số trong hệ đếm đó.
Trong kỹ thuật số sử dụng chủ yếu 4 hệ thống số đếm là:
- Hệ hập phân (Decimal): còn đƣợc gọi là hệ cơ số 10, sử dụng 10 chữ số (0, 1, 2,
3,…, 9) để biểu diễn các con số.
- Hệ nhị phân (Binary): còn đƣợc gọi là hệ cơ số 2, sử dụng 2 chữ số (0 và 1) để
biểu diễn tất cả các con số.
- Hệ bát phân (Octal): còn đƣợc gọi là hệ cơ số 8, sử dụng 8 chữ số (từ 0 đến 7)

để biểu diễn tất cả các con số.
- Hệ thập lục phân (Hexa): còn đƣợc gọi là hệ cơ số 16, sử dụng 16 ký hiệu (gồm
các chữ số từ 0 đến 9 và các chữ cái A, B, C, D, E, F) để biểu diễn tất cả các
con số.
Các hệ thống số đếm chúng ta nói trên là các hệ thống đếm theo vị trí, tức là giá trị
của các chữ số phụ thuộc vào vị trí của nó trong con số. Vì thế trong các con số, chữ
số đầu tiên đƣợc gọi là chữ số có ý nghĩa nhất (có trọng số lớn nhất – MSD: Most
Significant Digit) và chữ số cuối cùng là chữ số ít ý nghĩa nhất (có trọng số nhỏ
nhất – LSD: Least Significant Digit).
1.2. Chuyển đổi giữa các hệ thống số đếm
1.2.1. Chuyển đổi từ các hệ đếm khác sang hệ thập phân
Nếu có số đếm A trong hệ thống đếm B thì ta có thể chuyển đổi về hệ thập
phân nhƣ sau:
(A)
B
= a
n-1
B
n-1
+
a
n-2
B
n-2
+
…
+
a
0
B

0
+
a
-1
B
-1
+
…
+
a
-m
B
-m
Trong đó:
A là một con số, A = a
n-1
a
n-2
…a
0
,a
-1
a
-2
a
-m

B là cơ số của hệ đếm 0 ≤ a
k
≤ B -1.

n là số chữ số trong phần nguyên
m là số chữ số trong phần thập phân
a
n-1
là chữ số có trọng số lớn nhất
Phạm Quang Vượng

6 CDHK - 2010

a
-m
là số có trọng số nhỏ nhất
B
k
là trọng số của chữ số ở vị trí k; với k = -m ÷ n-1
Ví dụ:
(1101,01)
2
= 1.2
3
+ 1.2
2
+ 0.2
1
+ 1.2
0
+ 0.2
-1
+ 1.2
-2

= (13,25)
10

(12,4)
8
= 1.8
1
+ 2.8
0
+ 4.8
-1
= (10,5)
10
(13,8)
16
= 1.16
1
+ 3.16
0
+ 8.16
-1
= (19,5)
10
1.2.2. Chuyển đổi từ hệ thập phân sang các hệ đếm khác
Với phần nguyên, ta thực chia liên tiếp số thập phân cho cơ số của hệ đếm cho
đến khi thƣơng bằng 0 và thực hiện lấy số dƣ theo thứ tự số dƣ cuối cùng là số
có ý nghĩa nhất và số dƣ đầu tiên là chữ số ít ý nghĩa nhất.
Với phần lẻ sau dấu phảy, sự chuyển đổi đƣợc thực hiện bằng cách nhân liên
tiếp cơ số của hệ đếm và giữ lại phần nguyên đƣợc sinh ta từ trái qua phải.
Ví dụ:

Chuyển (18,25) sang hệ nhị phân.
Phần nguyên thực hiện chia liên tiếp cho 2 đến khi thƣơng bằng 0
(18)
10
= (10010)
2
Phần lẻ thực hiện nhân liên tiếp phần sau dấu phẩy với 2:
(0,25)
10
= (0,01)
2
Vậy ta có (18,25)
10
= (10010,001)
2

1.2.3. Chuyển đổi từ hệ nhị phân sang hệ bát phân và ngược lại
Ta thấy, với 3 bit nhị phân có thể tạo ra đƣợc 2
3
= 8 tổ hợp số nhị phân 3 bit
khác nhau. Nhƣ vậy, mỗi ký số bát phân có thể đƣợc biểu diễn bằng nhóm mã
nhị phân 3 bit khác nhau.
Để chuyển từ hệ nhị phân sang bát phân ta thực hiện nhóm số nhị phân thành
từng nhóm 3 bit và chuyển sang ký số phát phân tƣơng ứng.
Đối với phần nguyên thực hiện nhóm từ phải sang trái, đối với phần thập phân
thực hiện nhóm từ trái sang phải. Nếu nhóm cuối cùng không đủ 3 bit thì thêm
bit 0 vào.
Ngƣợc lại, chuyển từ bát phân sang nhị phân ta đổi từng ký số bát phân thành
từng nhóm nhị phân 3 bit. Ta có bảng chuyển đổi:
Số hệ 8

0
1
2
3
4
5
6
7
Số hệ 2
000
001
010
011
100
101
110
111
Đề cương bài giảng: Kỹ thuật số

CDHK – 2010 7

Từ bảng chuyển đổi trên ta có thể đổi bất kỳ số hệ 2 nào sang hệ 8 hoặc ngƣợc
lại.
1.2.4. Chuyển đổi từ hệ nhị phân sang hệ thập lục phân và ngược lại
Với 4 bit nhị phân có thể tạo đƣợc 2
4
= 16 tổ hợp số nhị phân 4 bit khác nhau.
Mỗi tổ hợp của 4 bit nhị phân có thể biểu diễn bằng một ký số thập lục phân.
Tƣơng tự nhƣ trên ta có bảng chuyển đổi:
Số hệ 16

0
1
2
3
4
5
6
7
Số hệ 2
0000
0001
0010
0011
0100
0101
0110
0111
Số hệ 16
8
9
A
B
C
D
E
F
Số hệ 2
1000
1001
1010

1011
1100
1101
1110
1111
1.2.5. Chuyển đổi từ hệ bát phân sang hệ thập lục phân và ngược lại
Do việc chuyển đổi qua lại giữa hệ 2 và hệ 8, cũng nhƣ hệ 2 và 16 rất nhanh
chóng và thuận tiện nên muốn chuyển từ hệ 8 sang hệ 16 hoặc ngƣợc lại ta
dùng hệ 2 làm trung gian.
1.3. Phép đếm trong các hệ thống số đếm
Cũng tƣơng tự nhƣ hệ 10, đối với hệ 8 hoặc 16 do nó gồm 8 hoặc 16 ký tự nên
khi đếm đến 7 hoặc F nó quay trở về 0 và ký số trƣớc nó tăng thê m 1 đơn vị.
Ví dụ:
Hệ 8: 0, 1, 2, 3, 4, 5, 6, 7, 10, 11, 12, 13, 14, 15, 16, 17, 20, …
Hệ 16: 0, 1, 2, 3, …, E, F, 10, 11, …, 1E, 1F, 20, …
Quy tắc đếm trong hệ 2: sau mỗi lần đếm bit có trọng số là 1 (2
0
) sẽ đảo bit (1
sang 0 hoặc 0 sang 1), còn đối với các bit khác sẽ đảo bit khi bit ngay sau nó
chuyển từ 1 sang 0.
Ví dụ:
0, 1, 10, 11, 100, 101, 110, 111, 1000, …
Số tiếp theo của số nhị phân gồm n bit 1 là một số gồm n+1 bit với bit 1 đầu tiên
và n bit 0 tiếp theo.
1.4. Các phép tính số học trong kỹ thuật số
1.4.1. Cộng nhị phân
Phép cộng hai số nhị phân đƣợc tiến hành giống nhƣ cộng số thập phân. Tuy
nhiên, chỉ có 4 trƣờng hợp có thể xảy ra trong phép cộng 2 bit nhị phân tại vị
trí bất kỳ đó là:
0 + 0 = 0

1 + 0 = 1
Phạm Quang Vượng

8 CDHK - 2010

1 + 1 = 0 nhớ 1
1 + 1 + 1 = 1 nhớ 1
Trƣờng hợp cuối cùng xảy ra khi cộng 2 bit ở vị trí nào đó đều là 1 và có nhớ
1 từ một vị trí trƣớng đó.
Trong kỹ thuật số, phép cộng là phép tính số học quan trọng nhất. Ta sẽ thấy
các phép tính khác đƣợc thực hiện thực ra chỉ dùng phép cộng làm phép toán
cơ bản.
1.4.2. Biểu diễn các số có dấu
Trong thực tế tồn tại cả số âm và số dƣơng, các thiết bị xử lý số cũng phải xử
lý các dạng số đó và phải có dấu hiệu nào đó để biểu thị dấu của số (+ hay -).
Thƣờng thì ngƣời ta thêm vào một bit gọi là bit dấu và quy định bit 0 là bít
biểu thị số dƣơng, bit 1 là bit biểu thị số âm. Bit dấu này đƣợc thêm vào ở vị
trí ngoài cùng bên trái. Số nhị phân có dấu đƣợc biểu diễn phổ biến bằng hệ
thống số nhị phân bù hai. Để biết điều này đƣợc thực hiện ra sao, ta phải tìm
hiểu cách thành lập số bù 1 và số bù 2 của một số nhị phân.
Số bù 1: Để có số bù 1 của một số nhị phân ta thay mỗi bit 0 thành bit 1 và bit
1 thanh bit 0. Nghĩa là đảo tất cả các bit của số đó.
Số bù 2: Bù 2 của một số nhị phân đƣợc hình thành bằng cách lấy bù 1 của số
đó và cộng thêm 1 đơn vị.
Quy tắc tìm số bù 2:
- Nếu bit ít ý nghĩa nhất (LSB) là 0 thì giữ nguyên các bit từ LSB đến bit 1
cuối cùng, các bit còn lại thực hiện đảo bit.
- Nếu LSB là 1 thì giữ nguyên LSB, các bit còn lại thực hiện đảo bit.
Biểu diễn số có dấu trong hệ bù 2:
Hệ bù 2 biểu diễn những số có dấu theo cách sau đây:

- Nếu là số dƣơng, trị tuyệt đối đƣợc biểu diễn theo dạng nhị phân thực sự
của nó và bit dấu là 0 đƣợc đặt vào trƣớc bit có ý nghĩa nhất (MSB).
- Nếu là số âm, trị tuyệt đối đƣợc biểu diễn ở dạng bù 2 và bit dấu là 1
đƣợc đặt trƣớc MSB.
Trường hợp đặc biệt ở dạng biểu diễn bù 2:
Số nhị phân có n+1 bit, trong đó bit dấu là 1 và n bit trong trị tuyệt đối đều là
bit 0 thì số thập phân tƣơng đƣơng sẽ là -2
n
.
Ví dụ:
1000 = -2
3
= -8 100000 = -2
5
= -32
Đề cương bài giảng: Kỹ thuật số

CDHK – 2010 9

Do đó, ta có thể phát biểu rằng toàn bộ khoảng giá trị mà (n+1) bit biểu diễn
đƣợc ở hệ bù 2 có dấu là từ -2
n
đến +(2
n
- 1). Tổng cộng có 2
n+1
giá trị khác
nhau kể cả số 0.
1.4.3. Trừ nhị phân
a. Cộng trong hệ bù 2:

Ở đây bit dấu của mỗi số đƣợc thao tác cùng cách thức với các bit giá trị. Đối
với hệ bù 2 thì yêu cầu cả 2 số hạng cộng đều phải có cùng số bit.
Thực hiện cộng các bit có trọng số tƣơng ứng với nhau, nếu kết quả có số nhớ
thì cộng vào bit có trọng số cao hơn kế tiếp nó.
Khi thực hiện phép cộng, số bit quy định cho số hạng và tổng là nhƣ nhau. Vị
trí bit dấu và bit giá trị là tƣơng ứng, nếu kết quả có bit nhớ cuối cùng là 1
đƣợc sinh ra thì bit này đƣợc bỏ đi và kết quả chỉ là những bit còn lại.
Sự tràn số: Khi số bit quy định cho biểu diễn giá trị của kết quả không đủ thì
sẽ gây ra sự tràn số vào vị trí bit dấu làm cho kết quả bị sai.
Hiện tƣợng tràn số này chỉ xảy ra khi cộng hai số dƣơng hoặc hai số âm.
Muốn phát hiện hiện tƣợng tràn số, kiểm tra bit dấu của kết quả và só sánh nó
với bit dấu của các số hạng cộng. Máy tính dùng một mạch đặc biệt để phát
hiện mọi trƣờng hợp tràn số và báo kết quả sai.
b. Trừ trong hệ bù 2:
Phép trừ dùng trong hệ bù hai thật ra liên quan đến phép cộng và không khác
với trƣờng hợp áp dụng cho các phép cộng đã xét ở trên.
Phép trừ đƣợc thực hiện bằng cách cộng số bị trừ với số bù hai của số trừ.
1.4.4. Nhân nhị phân
Đƣợc thực hiện giống nhƣ nhân số thập phân. Quá trình này thật ra còn đơn
giản hơn nhân thập phân vì chỉ có nhân với 0 hoặc 1.
Nhân trong hệ bù 2: Trong những máy tính có sử dụng dạng biểu diễn bù 2,
phép nhân đƣợc thực hiện theo cách vừa mô tả ở trên với điều kiện cả 2 thừa
số nhân đều ở dạng nhị phân thực sự.
- Nếu hai thừa số cùng là số dƣơng thì giá trị của chúng đã ở dạng nhị phân
thực sự và đƣợc nhân ở chính dạng đó. Tích số kết quả đƣơng nhiên là số
dƣơng và đƣợc gắn bit dấu là 0.
- Nếu hai thừa số cùng là số âm, giá trị của chúng ở dạng bù 2. Bù 2 của
mỗi số đƣợc thực hiện để biến nó thành số dƣơng. Tích số vẫn là đƣơng
và đƣợc gắn bit dấu là 0.
Phạm Quang Vượng


10 CDHK - 2010

- Nếu một thừa số là âm và một thừa số là dƣơng, số âm trƣớc hết phải
đƣợc lấy bù 2 để đổi thành số dƣơng. Tích số sẽ là tích của giá trị các
thừa số. Tuy nhiên kết quả phải âm do các số ban đầu trái dấu. Vì vậy,
tích số sau đó đƣợc chuyển sang dạng bù 2 và đƣợc gán bit dấu là 1.
1.4.5. Chia nhị phân
Thực hiện giống nhƣ chia các số thập phân, khi số bị chia lớn hơn số chia thì
thƣơng là 1 còn khi số bị chia nhỏ hơn só chia thì thƣơng là 0
Chia trong hệ bù 2:
Đƣợc thực hiện theo cách của phép nhân. Phép chia đƣợc thực hiện với số chia
và số bị chia ở dạng nhị phân thực sự. Tức là khi thực hiện phép chia chỉ thực
hiện đối với giá trị còn bit dấu đƣợc gán vào sau.
2. Mã hóa số của hệ thập phân
Máy tính và các mạch số đƣợc dùng để thao tác dữ liệu có thể là số, chữ cái hay
các ký tự đặc biệt. Vì các mạch số làm việc ở dạng nhị phân nên các số, chữ cái
và các ký tự đặc biệt phải đƣợc biểu diễn dƣới dạng nhị phân. Có nhiều cách để
làm việc này và quá trình này gọi là mã hóa. Tồn tại nhiều mã số và các mã khác
nhau phục vụ những mục đích khác nhau.Các mã còn đƣợc sử dụng để dò và sửa
lỗi.
Trong kỹ thuật số để chuyển đổi các con số giữa hai hệ đếm cơ số 2 và cơ số 10
một cách tự động ngƣời ta dùng phƣơng pháp biểu diễn nhị phân. Ngƣời ta dùng
một nhóm 4 bit nhị phân để biểu diễn 10 con số của hệ đếm thập phân. Phƣơng
pháp này gọi là phƣơng pháp mã hóa các con số trong hệ đếm 10 bằng nhóm mã
hệ nhị phân (Binary Coded Decimal - BCD), thực ra nó là số thập phân đƣợc viết
dƣới dạng nhị phân.
Mã dư 3: Mã này đƣợc tạo thành bằng cách cộng thêm 3 đơn vị vào mã BCD
8421. Mã này dùng trong các thiết bị tính toán số học và xử lý tín hiệu số.
Mã Gray: Đặc điểm của mã này là hai số kế tiếp nhau chỉ khác nhau 1 bit. Vì vậy

tốc độ đếm của mã Gray trong máy tính nhanh hơn so với mã nhị phân. Mã Gray
có thể đƣợc suy ra từ mã nhị phân bằng cách bit đứng bên phải bit 1 của mã nhị
phân tƣơng ứng khi chuyển sang mã Gray phải đảo bit.
Mã Johnson: Sử dụng 5 chữ số nhị phân để biểu diễn các số hệ 10. Khi chuyển
sang các số tiếp theo số 1 sẽ thay thế dần các chữ số 0 từ phải sang trái, đến khi
đạt 11111 ứng với số 5 thì số1 lại đƣợc thay dần chữ số 0 từ phải sang trái.
Đề cương bài giảng: Kỹ thuật số

CDHK – 2010 11

Bài 1: QUAN HỆ LOGIC CƠ BẢN VÀ THÔNG DỤNG
1. Quan hệ logic và các phƣơng pháp biểu diễn.
Mạch số hay các hệ thống điều khiển số hoạt động ở chế độ nhị phận, nghĩa là
mỗi điện thế vào và ra sẽ có hai mức 0 hoặc 1. Đặc điểm này cho phép sử dụng
đại số logic hay còn gọi là quan hệ logic làm công cụ phân tích và thiết kế các hệ
thống kỹ thuật số.
Quan hệ logic biểu diễn mối quan hệ giữa đầu ra và đầu vào của mạch logic dƣới
dạng phƣơng trình đại số. Đầu vào đƣợc xem là các biến logic có mức logic
quyết định mức logic của đầu ra là hàm logic tại thời điểm bất kỳ. Biến và hàm
logic thƣờng đƣợc ký hiệu bằng các chữ cái.
1.1. Các quan hệ logic cơ bản
1.1.1. AND logic
AND logic còn gọi là phép toán AND hay phép nhân logic.
Hàm AND (hàm và): y = x
1
.x
2

Bảng trạng thái:
x

1
x
2
y
0
0
0
0
1
0
1
0
0
1
1
1
Mạch điện minh họa quan hệ logic: hình 1.1
x
1
x
2
y

Hình 1.1.
Mở rộng cho trƣờng hợp tổng quát có n biến: y = x
1
.x
2
… x
n


Mạch điện thực hiện quan hệ logic AND đƣợc gọi là cổng AND.
Cổng AND là mạch có từ 2 đầu vào trở lên và một đầu ra bằng tổ hợp AND
các biến đầu vào.

Phạm Quang Vượng

12 CDHK - 2010

Giản đồ thời gian:
x
1
x
2
y

Ký hiệu logic:
x
1
x
2
y

&
x
1
x
2
y


Mạch điện:
x
1
x
2
y
E = +12V
3V
0V
3,7V
0,7V
R

1.1.2. OR logic
OR logic còn gọi là phép toán OR hay phép cộng logic.
Hàm OR (hàm hoặc): y = x
1
+ x
2

Bảng trạng thái:
x
1
x
2
y
0
0
0
0

1
1
1
0
1
1
1
1
Mạch điện minh họa quan hệ logic: hình 1.2
Đề cương bài giảng: Kỹ thuật số

CDHK – 2010 13

x
1
x
2
y

Hình 1.2.
Mở rộng cho trƣờng hợp tổng quát có n biến: y = x
1
+ x
2
+ …. + x
n

Mạch điện thực hiện quan hệ logic OR đƣợc gọi là cổng OR.
Cổng OR là mạch có từ 2 đầu vào trở lên và một đầu ra bằng tổ hợp OR các
biến đầu vào.

Giản đồ thời gian:
x
1
x
2
y

Ký hiệu logic:
x
1
x
2
y
x
1
x
2
y
≥1
x
1
x
2
y

Mạch điện:
x
1
x
2

y
E = -12V
+3V
0V
2,3V
-0,7V
R

1.1.3. NOT logic
NOT logic còn gọi là phép toán NOT hay phép đảo logic hoặc phủ định.
Hàm NOT (hàm đảo):
yx


Phạm Quang Vượng

14 CDHK - 2010

Bảng trạng thái:
x
y
0
1
1
0
Mạch điện minh họa quan hệ logic: hình 1.3
x
y
R


Hình 1.3.
Mạch điện thực hiện quan hệ logic NOT đƣợc gọi là cổng NOT.
Cổng NOT là mạch điện có duy nhất một đầu vào và một đầu ra với mƣc logic
luôn ngƣợc với mức logic ở đầu vào.
Giản đồ thời gian:
x
y
1
0
1
0

Ký hiệu logic:
y
x

1
y
x


1.2. Các định luật cơ bản của đại số logic
- Các mệnh đề cơ sở:
0xx

11x

1xx

.0 0x 


.1xx

.0xx

- Định luật hấp thụ:
x + x = x x.x = x
- Định luật phủ định của phủ định:
xx

Đề cương bài giảng: Kỹ thuật số

CDHK – 2010 15

- Định luật kết hợp:
x
1
+ (x
2
+ x
3
) = (x
1
+ x
2
) + x
3
x
1
.(x

2
.x
3
) = (x
1
.x
2
).x
3

- Định luật giao hoán:
x
1
+ x
2
= x
2
+ x
1

x
1
. x
2
= x
2
. x
1
- Định luật phân phối:
x

1
.(x
2
+ x
3
) = x
1
.x
2
+ x
1
x
3
- Định lý De Morgan:
1 2 1 2
.x x x x

1 2 1 2
.x x x x

1.3. Các phương pháp biểu diễn
1.3.1. Phương pháp dùng bảng
Là phƣơng pháp thƣờng dùng để biểu diễn một hàm số, sử dụng một bảng
gồm 2 phần: một phần dành cho biến để ghi các tổ hợp giá trị của có thể có
của biến, một phần dành cho hàm để ghi các giá trị của hàm ra tƣơng ứng với
tổ hợp giá trị của biến vào.
Thƣờng đƣợc gọi là bảng chân lý, bảng sự thật hay bảng trạng thái.
1.3.2. Phương pháp giải tích
Là phƣơng pháp biểu diễn hàm logic dƣới dạng tổng các tích số (chuẩn tắc
tuyển) hoặc dƣới dạng tích các tổng số (chuẩn tắc hội).

Một hàm logic có n biến, mỗi biến có thể nhận một trong hai giá trị 0 hoặc 1
nhƣ vậy ta sẽ có 2
n
tổ hợp biến. Mỗi tổ hợp biến ta có thể tạo thành một số
hạng là tích tất cả các biến có trong cùng một tổ hợp biến. Số hạng này đƣợc
gọi mà minterm (số hạng tối thiểu).
Mỗi tổ hợp biến ta cũng có thể tạo thành một số hạng là tổng tất cả các biến có
trong cùng một tổ hợp biến. Các số hạng này đƣợc gọi là maxterm (số hạng tối
đa).
Các tính chất của maxterm và minterm:
- Hai minterm và maxterm của số hạng có cùng chỉ số là phủ định của nhau.
- Tổng logic của tất cả các minterm bằng 1.
- Tích logic của tất cả các maxterm bằng 0.
Phạm Quang Vượng

16 CDHK - 2010

- Tích 2 minterm khác nhau bất kỳ bằng 0.
- Tích 2 maxterm khác nhau bất kỳ bằng 1.
Phương pháp biểu diễn:
Cách 1: Biểu diễn hàm dƣới dạng chuẩn tắc tuyển – Lấy tổng của các tích tức
là lấy tổng các minterm.
ii
F f m

Nhƣ vậy ta chỉ lấy tổng các minterm tƣơng ứng với f
i
= 1
Cách 2: Biểu diễn dƣới dạng chuẩn tắc hội – Lấy tích của các tổng tức là lấy
tích của các maxterm.

 
ii
F f M  

Nhƣ vậy tả chỉ lấy tích các maxterm tƣơng ứng với f
i
= 0
1.3.3. Phương pháp bảng Karnaugh
Khi một hàm logic có số lƣợng biến nhỏ ngƣời ta c=thƣờng biểu diễn chúng
dƣới dạng một bảng gọi là bảng Karnaugh (Các - nô). Theo phƣơng pháp này,
một bảng gồm n biến đƣợc biểu diễn trên một bảng gồm 2
n
ô vuông, mỗi ô
vuông tƣơng ứng với một minterm của hàm cần biểu diễn. Lƣu ý rằng các tổ
hợp biến ở đây đƣợc xếp theo thứ tự của mã Gray, tức là hai ô liền kề thì các
minterm chỉ khác nhau 1 bit.
Trong các ô của bảng Karnaugh, nếu ứng với tổ hợp biến nào mà hàm có giá
trị là 1 thì ô vuông đó đƣợc ghi giá trị 1, còn các tổ hợp biến nào mà hàm có
giá trị 0 thì bỏ trống hoặc ghi 0.
1.3.4. Phương pháp dùng sơ đồ logic
- Vẽ sơ đồ logic của hàm logic: Dùng các ký hiệu logic của mạch điện tử
thay thế phép tính logic có trong biểu thức hàm logic thì đƣợc sơ đồ logic
của hàm.
- Xác định biểu thức từ sơ đồ logic: viết biểu thức hàm đầu ra của từng cấp
từ đầu vào đến đầu ra, cuối cùng sẽ đƣợc biểu thức hàm logic của toàn sơ
đồ.
2. Tối thiểu hóa hàm logic.
2.1. Phương pháp giải tích
Áp dụng các định luật cảu đại số logic để đơn giản hàm logic sao cho hàm
cuối cùng là tối giản, thực hiện hàm cần ít phần tử logic cơ bản nhất.

Đề cương bài giảng: Kỹ thuật số

CDHK – 2010 17

Trong thực tế các biểu thức rất đa dạng, từ một hàm logic cũng có thể biểu
diễn theo nhiều cách khác nhau nên nó có thể tìm ra một quy trình tối ƣu để
tìm ra đƣợc một biểu thức logic tối giản một cách nhanh nhất. Tuy nhiên, nếu
nắm chắc các định luật đại số logic và có kinh nghiệm chúng ta có thể thu
đƣợc kết quả tốt.
Một số đẳng thức có thể áp dụng để tối thiểu hóa hàm logic:

AB AB A

A AB A


A AB A B  

AB AC BC AB AC   

2.2. Phương pháp bảng karnaugh
Đối với hàm ở dạng chuẩn tắc tuyển:
Bước1: Biểu diễn hàm đã cho trên bảng karnaugh.
Bước 2: Kết hợp từng nhóm 2
n
ô gồm các ô có giá trị bằng 1 hoặc x kế cận
hoặc đối xứng nhau trên bảng karnaugh. Khi kết hợp các ô cần tuân theo quy
tắc sau:
- Hàng trên cùng và hàng cuối cùng là đối xứng nhau, cột tận cùng bên trái
và cột tận cùng bên phải là đối xứng nhau. Ô ở đầu hàng và ô ở cuối hàng

là đối xứng nhau, ô ở đầu cột và ô ở cuối cột là đối xứng nhau.
- Số ô chƣa trong một nhóm phải là tối đa (2
n
ô với n là tối đa).
- Trong mỗi nhóm phải có ít nhất một ô chứa giá trị 1 không nằm trong
nhóm khác, nhóm nào bao gồm các ô chứa giá trị 1 đều đã có trong nhóm
khác thì nhóm đó là thừa, mặt khác mỗi ô chứa giá trị 1 có thể đƣợc sử
dụng để kết hợp nhiều lần.
- Phải đảm bảo tất cả các ô chứa giá trị 1 đều đƣợc kết hợp và số nhóm kết
hợp phải là tối thiểu.
Bước 3: Trong mỗi nhóm, biến nào xuất hiện ở cả dạng trực tiếp lẫn dạng đảo
thì biến đó đƣợc bỏ đi, số hạng tạo thành là tích các biến còn lại. Kết quả rút
gọn là tổng các số hạng vừa tạo thành.
Đối với hàm ở dạng chuẩn tắc hội:
Phƣơng pháp tối thiểu tƣơng tự nhƣ hàm ở dạng chuẩn tắc tuyển, chỉ khác là
thay các ô chứa giá trị 1 bằng các ô chứa giá trị 0 và thay tổng các tích bằng
tích các tổng khi biểu diễn.

Phạm Quang Vượng

18 CDHK - 2010

3. Biến đổi sang NAND, NOR và XOR, XNOR.
3.1. Phẩn tử NAND
Hàm không và (NOT - AND), hàm logic:
12
.y x x

Bảng trạng thái:
x

1
x
2
y
0
0
1
0
1
1
1
0
1
1
1
0
Ký hiệu logic:
x
1
x
2
y

&
x
1
x
2
y


Tổng quát nếu có n biến:
12
.
n
y x x x

3.2. Phần tử NOR
Hàm không hoặc (NOT - OR), hàm logic:
12
y x x

Bảng trạng thái:
x
1
x
2
y
0
0
1
0
1
0
1
0
0
1
1
0
Ký hiệu logic:

x
1
x
2
y
x
1
x
2
y
≥1
x
1
x
2
y

Tổng quát nếu có n biến:
12

n
y x x x   

Đề cương bài giảng: Kỹ thuật số

CDHK – 2010 19

3.3. Phần tử XOR
Hàm hoặc tuyệt đối (Exclusive - OR), còn đƣợc gọi là hàm hoặc loại trừ, hàm
không tƣơng đƣơng hay hàm khác dấu,…

Hàm logic:
1 2 1 2
y x x x x

Đƣợc viết là:
12
y x x

Bảng trạng thái:
x
1
x
2
y
0
0
0
0
1
1
1
0
1
1
1
0
Ký hiệu logic:
x
1
x

2
y
x
1
x
2
y
=1
x
1
x
2
y

3.4. Phần tử XNOR
Hàm không hoặc tuyệt đối (Exclusive – NOR) hay còn đƣợc gọi là hàm tƣơng
đƣơng, hàm cùng dấu,…
Cổng XNOR đƣợc tạo thành khi mắc nối tiếp cổng XOR với cổng NOT.
Hàm logic:
1 2 1 2 1 2 1 2
. . ~y x x x x x x x x    

Bảng trạng thái:
x
1
x
2
y
0
0

1
0
1
0
1
0
0
1
1
1
Ký hiệu logic:
Phạm Quang Vượng

20 CDHK - 2010

x
1
x
2
y
x
1
x
2
y
=1
x
1
x
2

y

Ta cũng có thể xây dựng đƣợc các cổng XNOR bằng từ các cổng logic cơ bản
AND, OR, NOT hoặc NAND và NOT hay NOR và NOT hoặc chỉ bằng
NAND và chỉ bằng NOR.
Trên hình 1.4a giới thiệu sơ đồ logic mạch XNOR hai lối vào đƣợc xây dựng
từ các phần tử logic cơ bản NOT, AND và OR.
Trên hình 1.4b giới thiệu sơ đồ logic mạch XNOR hai lối vào đƣợc xây dựng
từ các phần tử logic cơ bản NOT và NOR.
X
1
X
2
Y

X
1
X
2
Y

Hình 1.4a. Hình 1.4b.







Đề cương bài giảng: Kỹ thuật số


CDHK – 2010 21

Bài 2: CÁC HỌ VI MẠCH SỐ THÔNG DỤNG
1. Mở đầu
Các IC số (IC: Intergrated Circuit – Mạnh tích hợp) đƣợc chế tạo sử dụng cả 2
công nghệ lƣơng cực và đơn cực, tƣơng ứng gọi là họ logic lƣỡng cực và đơn cực.
1.1. Các họ logic lưỡng cực
Các phần tử chính của IC lƣỡng cực là các điện trở, diode, tụ điện và các
transistor. Về cơ bản IC lƣỡng cực có hai kiểu hoạt động: Bão hòa và không
bão hòa.
Trong kiểu bão hòa thì các transistor trong IC đƣợc điều khiển vào trạng thái
bão hòa. Trong kiểu không bão hòa các transistor không đƣợc điều khiển vào
trạng thái bão hòa.
Các họ logic lƣỡng cực bão hòa gồm:
- RTL: Resistor – Transistor Logic (Logic điện trở - transistor)
- DCTL: Direct – Coupled Transistor Logic (Logic nối transistor trực tiếp)
- I2L: Intergrated – Infection Logic (Logic tiêm dòng)
- DTL: Diode – Transistor Logic (Logic dùng Diode - Transistor)
- HTL: High – Threshold Logic (Logic ngƣỡng cao)
- TTL: Transistor – Transistor Logic (Logic dùng transistor - transistor)
Các họ logic lƣỡng cực không bão hòa gồm:
- Schottky TTL
- ECL: Emittor – Coupled Logic (Logic ghép Emitor chung)
1.2. Các họ logic đơn cực
Các họ logic đơn cực đƣợc tạo thành từ MOSFET, gồm có:
- PMOS: Chỉ sử dụng MOSFET kênh P
- NMOS: Chỉ sử dụng MOSFET kệnh N
- CMOS: Sử dụng cả MOSFET kênh P và N
2. Đặc điểm chung của vi mạch logic.

Các đặc điểm chung của vi mạch logic:
- Đầu vào và đầu ra cỉa các vi mạch logic chỉ có hai mức điện áp V
L
và V
H

tƣơng ứng với mức logic 0 và 1 (Có thể viết tắt là L và H).
Phạm Quang Vượng

22 CDHK - 2010

- Các mạch logic phải đƣợc nuôi bằng nguồn nuôi có một điện áp chuẩn đã
đƣợc quy định.
- Cùng một chức năng logic nhƣng kỹ thuật điện tử có thể thực hiện theo
những sơ đồ nguyên lý khác nhau.
- Những vi mạch đƣợc xây dựng trên cùng một kiểu sơ đồ nguyên lý đƣợc
xếp vào một họ logic. Các vi mạch logic trong cùng một họ logic phải đƣợc
nuôi bằng điện áp chuẩn qui định cho họ logic đó. Các mức logic của các vi
mạch này phải nhƣ nhau. Các vi mạch logic có mức logic phù hợp có thể
ghép nối trực tiếp với nhau.
2.1. Các thông số cơ bản của vi mạch logic
Các IC số đƣợc phân loại theo độ phức tạp của mạch nhƣ số lƣợng cổng riêng
biệt cần thiết để xây dựng mạch thực hiện chức năng logic.
- IC cỡ nhỏ (SSI): Số cổng vào ra nhỏ hơn 12 cổng,
- IC cỡ trung mình (MSI): Số cổng vào ra từ 12 đến 100 cổng,
- IC cỡ lớn (LSI): Số cổng vào ra từ 100 đến 1000 cổng,
- IC cực lớn (VLSI): Số cổng vào ra lớn hơn 1000 cổng.
Những đặc tính của IC số đƣợc dùng để so sánh là: Trở kháng (Output
Impedance), hệ số mắc tải (Fan out), hệ số hợp lối vào (Fan in), thời gian trễ
(Propagation delay per gate), các tham số dòng điện và điện áp, nguồn nuôi,

công suất tiêu thụ, …
2.2. Các tham số dòng điện và điện áp
- V
IH
: Điện áp vào mức cao, là điện áp vào nhỏ nhất đƣợc cổng nhận là mức
logic 1.
- V
IL
: Điện áp vào mức thấp, là điện áp vào lớn nhất đƣợc cổng nhận là mức
logic 0.
- V
OH
: Điện áp ra mức cao, là điện áp nhỏ nhất tại cổng ra tƣơng ứng với
mức logic 1.
- V
OL
: Điện áp ra mức thấp, là điện áp lớn nhất tại cổng ra tƣơng ứng với
mức logic 0.
- I
IH
: Dòng điện vào mức cao, là dòng điện tối thiểu đƣợc cung cấp bởi một
nguồn tƣơng ứng với mức logic 1.
- I
IL
: Dòng điện vào mức thấp, là dòng điện tối đa đƣợc cung cấp bởi một
nguồn tƣơng ứng với mức logic 0.
- I
OH
: Dòng điện ra mức cao, là dòng điện cổng có thể đƣa ra ở mức logic 1.
Đề cương bài giảng: Kỹ thuật số


CDHK – 2010 23

- I
OL
: Dòng điện ra mức thấp, là dòng điện cổng có thể đƣa ra ở mức logic 0.
- I
CCH
: Dòng điện cung cấp mức cao, là dòng điện cung cấp cho IC khi đầu ra
của cổng ở mức logic 1.
- I
CCL
: Dòng điện cung cấp mức thấp, là dòng điện cung cấp cho IC khi đầu
ra của cổng ở mức logic 0.
Khoảng điện thế đầu vào Khoảng điện thế đầu ra
Logic 1
Logic 0
Không
xác định
2V
0,8V
0,3V
0V
Logic 1
Logic 0
Không
xác định
2V
0,9V
0,2V

0V
V
IH
V
IL
V
OH
V
OL

Hình 2.1. Mô tả các tham số điện áp
Ta thấy V
IH
và V
OH
hay V
IL
và V
OL
thƣờng không bằng nhau và khoảng chênh
lệch đó gọi là khoảng dự trữ chống nhiễu.

NH OH IH
V V V

NL IL OL
V V V

3. Các họ TTL.
TTL có 2 họ thông dụng nhất là 54TTL và 74TTL.

Họ 74 thƣờng đƣợc dùng trong thƣơng mại còn họ 54 thƣờng đƣợc dùng trong
quân sự. Khác nhau duy nhất của 2 họ này là giới hạn nhiệt độ và nguồn cung
cấp:
- Họ 74 làm việc ở nhiệt độ 0
o
C đến 70
o
C, điện áp 5

0,25V
- Họ 54 làm việc ở nhiệt độ -55
o
C đến 125
o
C, điện áp 5

0,5V
Ký hiệu IC họ TTL: 54xx và 74xx
Ví dụ:
- SN5402, SN7402
Hai chữ cái đầu là ký hiệu của hãng sản xuất, SN: Texas Intrusments
Hai số tiếp theo chỉ họ logic để phân biệt nhiệt độ và điện áp làm việc.
Hai số sau chỉ chức năng logic: 02 là NOR, 00 là NAND, …
- SN74L00, SN74H00, SN74S00
Chữ cái L chỉ IC có công suất tiêu thụ thấp (Low Power).
Phạm Quang Vượng

24 CDHK - 2010

Chứ cái H chỉ IC có tốc độ cao (High Speed).

Chữ cái S chỉ IC có sử dụng transistor Schottky nên sẽ có tần số làm việc
cao.
4. Các họ CMOS
CMOS có các họ thƣờng dùng là 40, 54C và 74C, họ CMOS 54C và 74C có số
chân và chức năng tƣơng đƣơng với họ 54TTL và 74TTL và cũng rất thông dụng.
Khoảng nhiệt độ hoạt động cho họ 54C là -55
o
C đến 125
o
C, và họ 74C là -40
o
C
đến 85
o
C.
CMOS có khoảng điện áp cung cấp rộng từ 3V đến 15V.
Ký hiệu IC họ CMOS là 40xx, 54Cxx và 74Cxx.
Ví dụ:
- MC4002
Hai chữ cái đầu là ký hiệu của hãng sản xuất, MC: hãng Motorola
Hai số tiếp theo chỉ họ CMOS 40 có điện áp làm việc 3V đến 15V
Hai số cuối chỉ chức năng của IC, 02: Cổng NOR
- 74C00, 74C02, 74HC00: Các chức năng tƣơng tự họ 74TTL nhƣng là
CMOS.
5. Giao tiếp giữa TTL và CMOS
Trong hệ thống số có thể sử dụng nhiều thiết bị, phẩn tử của nhiều họ khác nhau
để lợi dụng các đặc tính tốt hơn của mỗi họ logic cho từng phần khác nhau của hệ
thống. Vì thế mà các họ logic khác nhau phải giao tiếp, kết nối đƣợc với nhau.
Muốn thực hiện đƣợc điều đó thì phải đảm bảo điện áp và dòng điện tại các đầu
vào và đầu ra của các phần tử phù hợp với điện áp và dòng điện qui định của

từng họ.
Cụ thể ta có 2 trƣờng hợp, họ CMOS điều khiển TTL và ngƣợc lại họ TTL điều
khiển CMOS.
5.1. CMOS điều khiển TTL
Một cổng CMOS điều khiển N cổng TTL, sơ đồ kết nối nhƣ trên hình 2.2.
Để mạch hoạt động bình thƣờng các điều kiện sau đây phải đƣợc thỏa mãn:

   
OH CMOS IH TTL
VV

   
OL CMOS IL TTL
VV


   
OH CMOS IH TTL
I NI

   
OL CMOS IH TTL
I NI

Đề cương bài giảng: Kỹ thuật số

CDHK – 2010 25

5.2. TTL điều khiển CMOS
Một cổng TTL điều khiển N cổng CMOS, sơ đồ kết nối nhƣ trên hình 2.3.

Để mạch hoạt động bình thƣờng thì các điều kiện sau đây phải đƣợc thỏa mãn:

   
OH CMOS IH TTL
VV

   
OL CMOS IL TTL
VV

   
OH CMOS IH TTL
I NI

   
OL CMOS IH TTL
I NI


1
2
N
CMOS
TTL
TTL
TTL
I
IH
I
IL

I
OH
I
OL

1
2
N
CMOS
TTL
I
IH
I
IL
I
OH
I
OL
CMOS
CMOS

Hình 2.2. Một cổng CMOS Hình 2.3. Một cổng TTL
điều khiển N cổng TTL điều khiển N cổng CMOS