Thiết kế, mô phỏng mạch khuếch đại tạp âm thấp
sử dụng cho bộ thu tín hiệu vệ tinh
Đồn Hữu Chức và Trần Hữu Trung
Khoa Điện – Điện tử,
Trường Đại Học Dân Lập Hải Phịng
Email: ,
Hệ thống thơng tin siêu cao tần được ứng dụng trong các vệ
tinh thông tin. Việt Nam đã có hai vệ thơng tin VINASAT I và
II đặt trên quỹ đạo địa tĩnh. Ngoài ra, một số dự án phóng vệ
tinh quỹ đạo tầm thấp LEO cũng đang được triển khai. Các vệ
tinh quỹ đạo thấp có các dải tần phát xuống trong băng tần X.
Do đó, việc nghiên cứu, thiết kế và mơ phỏng trạm thu tín hiệu
vệ tinh hoạt động ở băng tần trên là rất có ý nghĩa khoa học.
Trong bài báo này, tác giả trình bày việc thiết kế, mơ phỏng
một mạch khuếch đại LNA hoạt động ở tần số 11GHz, sử dụng
transistor ATF36077 với hệ số khuếch đại lớn và nhiễu nhỏ.

Abstract— Trong bài báo này, chúng tôi đề xuất thực hiện thiết
kế và mô phỏng một mạch khuếch đại tạp âm thấp hoạt động ở
bằng tần X với mục đích sử dụng cho bộ thu tín hiệu thơng tin từ
vệ tinh. Mạch được thiết kế với phương pháp phối hợp trở kháng
dải rộng thay đổi thang trở kháng đặc trưng. Mạch hoạt động ở
tần số 11 GHz với hệ số khuếch đại lớn đạt trên 12,8 dB và hệ số
tạp âm NF nhỏ hơn 0,9 dB.
Keywords- Bộ thu tín hiệu siêu cao tần, mạch khuếch đại tạp
âm thấp, phối hợp trở kháng dải rộng.

I.

GIỚI THIỆU

II.

Ngày nay, hệ thống truyền thông sử dụng sóng siêu cao tần
đóng vai trị quan trọng trong sự phát triển của việc truyền
thông tin. Trong hệ thống siêu cao tần, bộ khuếch đại là thành
phần cơ bản và phổ biến. Các transistor trong bộ khuếch đại có
thể hoạt động trong khoảng tần số rất rộng lên tới 100 GHz ở
những ứng dụng yêu cầu kích thước nhỏ gọn, hệ số tạp âm NF
thấp, dải thông rộng và tiêu hao năng lượng thấp. Kỹ thuật thiết
kế mạch khuếch đại sử dụng BJT và FET dựa trên các khái
niệm được nghiên cứu về đường truyền sóng siêu cao tần,
mạng hai cổng và giản đồ Smith. Trong lĩnh vực siêu cao tần,
lý thuyết mạch thông thường không thể sử dụng trực tiếp để
giải quyết các vấn đề của mạng siêu cao tần. Trong trường hợp
đó, lý thuyết mạch thơng thường được gần đúng hoặc sử dụng
lý thuyết trường điện từ được mơ tả bằng các phương trình
Maxwell. Điều đó có nghĩa cách thức thiết kế ở mạch siêu cao
tần khác biệt so với khi thiết kế mạch ở tần số thấp. Điều này
được gọi là kỹ thuật phối hợp trở kháng [4]. Khi thiết kế mạch
khuếch đại dùng transistor chúng ta phải dựa trên tham số S.
Khối xử lý tín hiệu đầu tiên của bộ thu trong hệ thống truyền
thông sau anten là bộ khuếch đại tạp âm thấp (Low noise
amplifier (LNA)). Mạch LNA sẽ khuếch đại tín hiệu thu được
với hệ số khuếch đại hợp lý và có tạp nhiễu nhỏ nhất có thể. Sơ
đồ khối bộ thu của hệ thống truyền thông siêu cao tần đưa ra ở
hình 1[3].

THIẾT KẾ

Mạch khuếch đại Transistor đơn tầng với mạch phối hợp trở

kháng đầu vào và ra được biểu diễn như ở hình 2[1,2,6].

Hình 2. Sơ đồ khối mạch khuếch đại tạp âm thấp.

Mạch khuếch đại LNA hoạt động ở tần số 11GHz, sử dụng
transistor ATF36077 được thiết kế và mơ phỏng trên phần
mềm ADS. Q trình thiết kế các mạch phối hợp trở kháng, hệ
số khuếch đại cũng như hệ số tạp âm NF, được thực hiện dựa
trên các tham số S của ATF36077. Các tham số S cần tra cứu
của transistor được đưa ra ở hình 3. Với mục đích thiết kế
mạch LNA sử dụng cho bộ thu tín hiệu vệ tinh hoạt động ở
băng tần X, tác giả chọn tần số mạch hoạt động có giá trị là 11
GHz.

Hình 1. Sơ đồ khối bộ thu tín hiệu siêu cao tần.

Theo đó, tín hiệu siêu tần thu được từ antenna qua mạch
khuếch đại tạp âm thấp để đạt được tín hiệu đủ lớn với nhiễu
nhỏ nhất, tín hiệu này sau đó được đưa tới mạch lọc thơng dải
để lấy các thành phần tín hiệu có dải thơng chọn trước. Sau đó
tín hiệu được giải điều chế trở về tín hiệu băng tần cơ sở.

Hình 3. Tra cứu tham số S.

129


Bảng 1 đưa ra các thông số yêu cầu của mạch LNA hoạt động
ở tần số 11 GHz dùng để thiết kế trong trường hợp này.
Bảng 1. Các thông số thiết kế mạch LNA.

STT
1.
2.
3.
4.
5.
6.
7.

Thơng số
Tần số trung tâm
Dải thơng
Nhiễu hình
Hệ số khuếch đại
Trở kháng nguồn
Trở kháng tải
Transistor

Đơn vị
11 GHz
± 5%
< 2dB
> 15 dB
50 
50 
ATF36077

Hình 4. Sơ đồ mạch phối hợp trở kháng lối vào.

II.1. MẠCH PHỐI HỢP TRỞ KHÁNG LỐI VÀO


II.2. MẠCH PHỐI HỢP TRỞ KHÁNG LỐI RA

Trên cơ sở giá trị S11 tại tần số 11 GHz, xác định được trở
kháng lối vào của transistor. Ta có:

Tương tự như với trường hợp thiết kế mạch phối hợp trở kháng
lối vào, tra cứu S22 của ATF36077 tại tần số 11 GHz, xác định
được trở kháng lối ra của transistor. Ta có:

S11 = 0.66/-159
ZIN = 10.6-j*8.9 ()

S22 = 0,40/-129
Zout = 25,2 –j*18,7

Với mục đích thiết kế mạch LNA có dải thơng rộng phục vụ
thu tín hiệu vệ tinh, ở đây nhóm tác giả sử dụng phương pháp
phối hợp trở kháng thay đổi thang trở kháng đặc trưng mở rộng
dải thông. Đây là một trong những phương pháp thiết kế mạch
giúp mở rộng được dải thông hoạt động của mạch khuếch đại
và hơn nữa rất thuận lợi khi thực hiện bằng các đoạn dây chêm
mạch dải, đặc biệt là ở tần số lớn. Nhược điểm của phương
pháp là trở tráng thiết kế phải là trở kháng thực. Điều này dễ
dàng thực hiện được nhờ việc di chuyển trở kháng bất kỳ về
giá trị thực nhờ các đoạn dây chêm nếu chúng ta thực hiện
mạch theo phương pháp mạch dải. Vì vậy, trước hết ta cần di
chuyển vị trí trở kháng lối vào của ATF36077 tới vị trí có giá
trị thực (phần phức bằng không). Điều này được thực hiện nhờ
chèn thêm một đoạn dây chêm mạch dải nối tiếp. Chọn trở

kháng đặc trưng bằng 25 , sử dụng giản đồ Smith khi đó đạt
được giá trị trở kháng để thực hiện phối hợp theo phương pháp
thay đổi thang trở kháng đặc trưng mở rộng dải thông ZL =
9,206 (). Việc chọn trở kháng như vậy nhằm tránh sự thay
đổi đột ngột về trở kháng đặc trưng giúp việc phối hợp trở
kháng được thực hiện tốt hơn. Số bậc thay đổi N trong thiết kế
này được lựa chọn bằng 2 để giảm thiểu tính tốn và sai sót khi
thiết kế. Theo[5] ta có các biểu thức tính tốn sau:
=
=

/

/

/

Giống như với mạch lối vào, ở mạch lối ra cũng sử dụng
phương pháp phối hợp trở kháng thay đổi thang trở kháng đặc
trưng mở rộng dải thông để thiết kế mạch. Di chuyển trở kháng
lối ra tới vị trí có giá trị thực trên giản đồ Smith, ta đạt được giá
trị trở kháng ZL = 12,075 để thực hiện thiết kế mạch phối hợp
trở kháng lối ra. Tương tự mạch lối vào, ở lối ra ta cũng chọn
N=2 để thực hiện tính tốn thiết kế. Ta có:
=
=

/

/


/

/

= 12.05 50 = 35.05 (Ω)
12.075
=
50 = 17.22 (Ω)
35.05

Kết quả chúng ta có sơ đồ mạch nguyên lý phối hợp trở kháng
lối ra như hình 5 dưới đây.

/

= 9.206 50 = 32.75 (Ω)
9.206
=
50 = 14.05 (Ω)
32.75

Trong đó, ZL là giá trị được xác định ở trên, Z0 =50 .
Sử dụng cơng cụ LineCal xác định được kích thước của mạch
phối hợp trở kháng khi sử dụng loại phíp đồng FR4 có hằng số
điện mơi =4,34; độ dày H=1,6mm và độ dày lớp dẫn điện
T=0,035mm. Sơ đồ nguyên lý mạch phối hợp trở kháng lối vào
được đưa ra ở hình 4 dưới đây.

Hình 5. Sơ đồ mạch phối hợp trở kháng lối ra.


Từ các thiết kế trên, cuối cùng chúng ta đạt được sơ đồ mạch
bộ khuếch đại LNA như hình 6 minh họa. Sử dụng file S2P
chứa thông tin về các tham số S của ATF36077 giúp việc mơ
phỏng dễ dàng hơn như trình bày tiếp theo dưới đây.

130


dải dùng để phối hợp trở kháng. Như vậy cùng với các thông
số đạt được trong dải thông này, mạch LNA có thể hoạt động
trong một dải tần lớn. Do đó có thể sử dụng linh hoạt trong
việc thu thơng tin từ vệ tinh trong băng tần này.

Hình 6. Sơ đồ thiết kế mạch LNA
với mạch phối hợp trở kháng lối vào và lối ra.

III.

KẾT QỦA MÔ PHỎNG

Sau khi thiết kế, mạch LNA được mô phỏng trên phần mềm
ADS và được hiệu chỉnh để đạt các kết quả tốt hơn. Kết quả
mô phỏng các tham số S được đưa ra ở hình 7. Các tham số
được mơ phỏng bao gồm các hệ số truyền đạt, các hệ số phản
xạ lối vào và lối ra.

Hình 8. Hệ số khuếch đại lớn nhất.

Hình 7. Kết quả mơ phỏng các tham số S.


Theo đó hệ số khuếch đại đạt được rất lớn hơn 12,8 dB trong
một dải thông rộng từ 10 GHz đến 12 GHz. Các hệ số phản xạ
lối vào và lối ra cũng đạt dưới -10 dB tại tần số trung tâm, như
vậy các mạch được phối hợp trở kháng khá tốt. Hệ số S12<17,3 dB tại tần số 11 GHz, có nghĩa là mạch khuếch đại LNA
được thiết kế có tính chất đơn hướng cao. Điều này hồn tồn
phù hợp bởi đây là một mạch khuếch đại siêu cao tần. Tín hiệu
vào được khuếch đại với hệ số khuếch đại lớn mà mạch lối ra
không gây ra sự phản xạ tín hiệu cao tần đáng kể nào.
Với một mạch khuếch đại chúng ta thường quan tâm nhiều tới
hệ số khuếch đại hay độ lợi của mạch. Trong thiết kế này cũng
thực hiện mô phỏng hệ số khuếch đại lớn nhất mạch có thể đạt
được trong dải tần hoạt động từ 10-12 GHz. Kết quả mô phỏng
của hệ số khuếch đại lớn nhất được đưa ra ở hình 8 dưới đây.
Theo đó, mạch có hệ số khuếch lớn nhất trong dải thông từ 1012 GHz lớn hơn 16 dB. Đây là giá trị rất lớn đối với một mạch
khuếch đại đơn tầng sử dụng transistor.
Hệ số sóng đứng của mạch đưa ra trên hình 9. Theo đó hệ số
sóng đứng gần đạt lý tưởng tưởng bằng 1 ở tần số hoạt động 11
GHz. Hệ số cũng nhỏ hơn 2 dB trong dải thông rất rộng từ 10 –
12 GHz. Điều này chứng tỏ, mạch gần như khơng có sự phản
xạ sóng siêu cao tần trên đường truyền sóng là các đoạn mạch

Hình 9. Kết quả mơ phỏng hệ số sóng đứng.

Một thông số quan trọng nữa là hệ số tạp âm NF. Đối với mạch
LNA yêu cầu nhiễu hình càng nhỏ càng tốt. Theo yêu cầu thiết
kế NFmin < 2 dB. Kết quả mô phỏng NFmin của mạch LNA
được đưa ra ở hình 10. Theo đó nó đạt giá trị nhỏ hơn 0,9 dB.
Như vậy mạch khuếch đại sẽ đảm bảo yêu cầu khuếch đại tạp
âm nhỏ nhất có thể. Đáng chú ý là mạch có NFmin nhỏ hơn 2

dB trong một dải thông rất lớn từ 8-14 GHz. Điều này chứng tỏ
mạch được thiết kế tốt với mục đích chính là khuếch đại tín
hiệu có ích và giảm thiểu được khuếch đại tạp nhiễu.
Một lần nữa, để kiểm tra việc thiết kế mạch có thỏa mãn điều
kiện ổn định của một mạch khuếch đại hay không, chúng ta
thực hiện mô phỏng hệ số ổn định của mạch LNA này. Kết quả
mơ phỏng trên hình 11 chỉ ra rằng mạch khuếch đại tạp âm
thấp LNA được thiết kế đảm bảo tính ổn với hệ số K<1 trong
dải tần 10 -12 GHz. Như vậy mạch LNA đạt ổn định vô điều
kiện.

131


tâm 11 GHz. Đây là giá trị lớn đối với một mạch khuếch đại
đơn tần. Hơn thế nữa, mạch cũng đạt được hệ số tạp âm NF
nhỏ dưới 0,9 dB ở tần số thiết kế và hệ số sóng đứng gần lý
tưởng bằng 1 dB. Như vậy, mạch có thể ứng dụng để làm tầng
đầu tiên của bộ thu tín hiệu siêu cao tần trong hệ thống thông
tin vệ tinh.
TÀI LIỆU THAM KHẢO
[1]

[2]

[3]

Hình 10. Kết quả mơ phỏng nhiễu hình
[4]
[5]

[6]

Hình 11. Hệ số ổn định K của mạch LNA thiết kế.

IV.

KẾT LUẬN

Trong bài báo này, chúng tôi đề xuất, thiết kế và mô phỏng một
mạch khuếch đại tạp âm thấp LNA hoạt động trong dải tần
tuyến phát xuống của vệ tinh VINASAT II. Kết quả đạt được
một mạch có hệ số khuếch đại lớn hơn 12,8 dB ở tần số trung

.

132

Abhimanyu Athikayan,et al, “Design Of Low Noise Amplifier At 4
Ghz”, 2011 International Conference on Information and Electronics
Engineering IPCSIT vol.6 (2011) © (2011) IACSIT Press, Singapore.
Abu Bakar Ibrahim, Ahmad Zamzuri Mohamad Ali, “Design of
Microwave LNA Based on Ladder Matching Networks for WiMAX
Applications”, International Journal of Electrical and Computer
Engineering (IJECE) Vol. 6, No. 4, pp. 1717~1724, August 2016.
Cherechi Ndukwe,et al, “Design and Fabrication of a 1.5GHz
Microwave Low Noise Amplifier with Suitable Low-noise and High
Gain Characteristics”, EJERS, European Journal of Engineering
Research and Science Vol. 2, No. 8, August 2017.
David M. Pozar (2012), Microwave Engineering, Fourth Edition, John
Wiley & Sons, Inc.

Robert E. Collin(2000), Foundations for Microwaves Engineering, IEEE
Press, John Willey & Son, INC, 2nd Edition.
T. V. Hoi, et al., “Design and Fabrication of High Gain Low Noise
Amplifier at 4Ghz,” International Journal of Engineering and Innovation
Technology (IJEIT), vol/issue: 4(7), 2015.